TRANSISTORES FET e IGBT

1. 2.

Transistores de Efecto de Campo de Unin (FET) Transistores de Efecto de Campo de Puerta Aislada

2.1. MOSFET de Enriquecimiento 2.2. MOSFET de Empobrecimiento

3. Transistor Bipolar de Puerta Aislada (IGBT)

UNIVERSIDAD DE OVIEDO

REA DE TECNOLOGA ELECTRNICA

TRANSISTORES FET e IGBT

1. Transistores de Efecto de Campo de Unin (JFET)

Dos tipos: Canal N y canal P
iG
DRENADOR

iD

iG

DRENADOR

iD

uGS

G PUERTA

S FUENTE

uDS

uGS

G PUERTA

S FUENTE

uDS

CANAL N

CANAL P

Estructura interna del JFET de canal N:

Drenador (Drain) Zona de Transicin

iD

iD(mA)
5 4

Puerta al aire

uGS(V)
0

N-

Puerta (Gate)

VDS P+ P+

-1.0 -2.0 -3.0 -4.0 2 4 6 8

F

3 2 1

VGS

10

Fuente (Source)

uP

uDS(V)

Con GS polarizada inversamente, al aumentar VDS se tienen dos efectos contrapuestos: La corriente de drenador tiende a aumentar debido al aumento de tensin VDS Al aumentar VDS tambin se polariza ms inversamente la unin PN de puerta, aumentando la zona de transicin y disminuyendo la anchura del canal. La resistencia del canal aumenta. La corriente tiende a disminuir La corriente de puerta equivale a la corriente inversa de saturacin de una unin PN polarizada inversamente. Por tanto la puerta es prcticamente un circuito abierto. En definitiva, se controla la corriente de drenador por medio de la tensin de puerta: VGS

UNIVERSIDAD DE OVIEDO

REA DE TECNOLOGA ELECTRNICA

TRANSISTORES FET e IGBT

Transistor JFET de CANAL N

iD(mA)
5 4

uDScont =| uGS-uGSoff |
A

uGS(V)
0
A

iD(mA) IDss

IDss

3 2 1

B C D E

-1.0
B

-2.0 -3.0 -4.0 10

uGS < uGSoff

F

D E

uDS(V)

uGSoff

uGS(V)

uP uGSoff

Zona de Corte
iG=0 iD=0 Condiciones: uGS>uGSoff, uDS>0

uGS

uDS

El transistor se comporta como un circuito abierto Zona Activa

iG=0 iD Condiciones: uGS<uGSoff, uDS>uDScont

uGS

iD=f(uGS)

uDS

El transistor se comporta como una fuente de corriente:

u iD = I Dss 1 GS uGSoff

IDss es la corriente de saturacin para uGS=0

UNIVERSIDAD DE OVIEDO

REA DE TECNOLOGA ELECTRNICA

TRANSISTORES FET e IGBT

Zona Resistiva o de Saturacin

iG=0

iD=uDS/rDS Condiciones: uGS<uGSoff, uDS<uDScont

uGS

rDS=g(uGS)

uDS

Se comporta como una resistencia cuyo valor depende de la tensin uGS:

iD =

I Dss 2 2(uGS uGSoff ) u DS u DS 2 uGSoff

Transistor JFET de CANAL P

iG
DRENADOR

iD

uGS

G PUERTA

S FUENTE

uDS

CANAL P

Cambian todos los sentidos de tensiones y corrientes:

iD(mA)
-5 -4

uDScont=| uGS-uGSoff |
A

uGS(V)
0

iD(mA) IDss
A

IDss

-3 -2 -1

B C D E

1.0 2.0 3.0 4.0 -10

B C

uGS < uGSoff

D E F

-2

-4

-6

-8

uDS(V)

uGSoff

uGS(V)

uP uGSoff

UNIVERSIDAD DE OVIEDO

REA DE TECNOLOGA ELECTRNICA

TRANSISTORES FET e IGBT

Seccin de un transistor FET integrado

Los portadores circulan en sentido horizontal por el canal Se utilizan difusiones N++ adicionales para disminuir la resistencia de los contactos

UNIVERSIDAD DE OVIEDO

REA DE TECNOLOGA ELECTRNICA

TRANSISTORES FET e IGBT

UNIVERSIDAD DE OVIEDO

REA DE TECNOLOGA ELECTRNICA

TRANSISTORES FET e IGBT

UNIVERSIDAD DE OVIEDO

REA DE TECNOLOGA ELECTRNICA

TRANSISTORES FET e IGBT

UNIVERSIDAD DE OVIEDO

REA DE TECNOLOGA ELECTRNICA

TRANSISTORES FET e IGBT

2. Transistores de Efecto de Campo de Puerta Aislada

2.2 MOSFET de Enriquecimiento o Acumulacin
iG
DRENADOR D

iD

iG

DRENADOR D

iD

uGS

G PUERTA

S FUENTE

uDS

uGS

G PUERTA

S FUENTE

uDS

CANAL N

CANAL P

CANAL N VDS D
Drenador

Puerta

VGS

S
Fuente

Al Si O2
PSubstrato

Importante: Presentan diodo parsito entre D (ctodo) y S (nodo)

iD(mA)
5 4

uDScont=| uGS-uGSumb |
A

uGS(V)
10

iD(mA)
A

IDss

3 2 1

B C D E

9.0
B

8.0 7.0 6.0 10

uGS<uGSumb
F

D E

uDS(V)

uGSumb

uGS(V)

UNIVERSIDAD DE OVIEDO

REA DE TECNOLOGA ELECTRNICA

TRANSISTORES FET e IGBT

10

iD(mA)
5 4

uDScont=| uGS-uGSumb |
A

uGS(V)
10

iD(mA)
A

IDss

3 2 1

B C D E

9.0
B

8.0 7.0 6.0 10

uGS<uGSumb
F

D E

uDS(V)

uGSumb

uGS(V)

iG=0

iD=0

iG=0

iD

iG=0

iD=uDS/rDS

uGS CORTE Condiciones: uGS<uGSumbral, uDS>0

uDS

uGS

iD=f(uGS) ACTIVA Condiciones: uGS>uGSumbral, uDS>uDScont

uDS

uGS

rDS=g(uGS) ZONA RESISTIVA Condiciones: uGS<uGSumbral, uDS<uDScont

uDS

En zona activa:
iD = k (vGS vGSumbral

)2
2

o bien:
vGS iD = I Dss 1 vGSumbral

donde:
I Dss = k v
2 GSumbral

UNIVERSIDAD DE OVIEDO

REA DE TECNOLOGA ELECTRNICA

TRANSISTORES FET e IGBT

11

2.2 MOSFET de Empobrecimiento o Deplexin

iG
DRENADOR D

iD

iG

DRENADOR D

iD

uGS

G PUERTA

S FUENTE

uDS

uGS

G PUERTA

S FUENTE

uDS

CANAL N

CANAL P

Tienen un canal predifundido:

Canal Predifundido (Tipo N)

CANAL N VDS G VGS S

Fuente

D
Drenador

Puerta

Al Si O2
PSubstrato

iD(mA)
5 4 3 2

uDScont=| uGS-uGSoff |
A

uGS(V)
2.0

iD(mA)
A

B C D E

1.0 0 -1.0 -2.0 10

C

IDss 1
2 4 6 8

uGS<uGSoff
F

D E

IDss
uGS(V)

uDS(V)

uGSoff

uPuDSoff

En activa:

u iD = I Dss 1 GS u GSoff

UNIVERSIDAD DE OVIEDO

REA DE TECNOLOGA ELECTRNICA

TRANSISTORES FET e IGBT

12

Seccin de un transistor MOSFET

Estructura Metal-xido-Semiconductor para el condensador de puerta (gate) Circulacin horizontal de portadores

Transistor MOSFET Vertical (VMOS)

La puerta y el canal tiene forma de "V" La circulacin de portadores es vertical, lo que reduce la resistencia serie Esta estructura se emplea en transistores MOSFET de potencia para manejar corrientes y tensiones elevadas Presentan un diodo parsito entre D (ctodo) y S (nodo)

UNIVERSIDAD DE OVIEDO

REA DE TECNOLOGA ELECTRNICA

TRANSISTORES FET e IGBT

13

UNIVERSIDAD DE OVIEDO

REA DE TECNOLOGA ELECTRNICA

TRANSISTORES FET e IGBT

14

UNIVERSIDAD DE OVIEDO

REA DE TECNOLOGA ELECTRNICA

TRANSISTORES FET e IGBT

15

UNIVERSIDAD DE OVIEDO

REA DE TECNOLOGA ELECTRNICA

TRANSISTORES FET e IGBT

16

3. Transistor Bipolar de Puerta Aislada (IGBT)

Se emplean en aplicaciones de Electrnica de Potencia, trabajando en conmutacin Combinan la facilidad de gobierno de puerta de los FET con las buenas caractersticas de conduccin de los bipolares Se elimina el diodo parsito de los MOSFET y se disminuye la cada de tensin en saturacin
Colector

Colector Base Emisor

Base

Emisor

iC(A)
6 5 4 3 2 1

VGE=
8V 7V 6V 5V 4 V (umbral)

uCEsat

10

15

20

25

uCE(V)

IC (mA)

150

100

50

10

VGE (V)

VGE_umbral

UNIVERSIDAD DE OVIEDO

REA DE TECNOLOGA ELECTRNICA

TRANSISTORES FET e IGBT

17

UNIVERSIDAD DE OVIEDO

REA DE TECNOLOGA ELECTRNICA

TRANSISTORES FET e IGBT

18

UNIVERSIDAD DE OVIEDO

REA DE TECNOLOGA ELECTRNICA

TRANSISTORES FET e IGBT

19

UNIVERSIDAD DE OVIEDO

REA DE TECNOLOGA ELECTRNICA

TRANSISTORES FET e IGBT

20

UNIVERSIDAD DE OVIEDO

REA DE TECNOLOGA ELECTRNICA

TRANSISTORES FET e IGBT

21

UNIVERSIDAD DE OVIEDO

REA DE TECNOLOGA ELECTRNICA

TRANSISTORES FET e IGBT

22

UNIVERSIDAD DE OVIEDO

REA DE TECNOLOGA ELECTRNICA

TRANSISTORES FET e IGBT

23

UNIVERSIDAD DE OVIEDO

REA DE TECNOLOGA ELECTRNICA

TRANSISTORES FET e IGBT

24

UNIVERSIDAD DE OVIEDO

REA DE TECNOLOGA ELECTRNICA