Scribd Logo
Importer

Bienvenue sur Scribd !

  • 4 Avaliação Sistemas Digitais

    Transféré par

    samuelcjz
    46 vues1 page
    O documento pede para o aluno elaborar (1) um circuito gerador e verificador de paridade par para 2 bits usando portas XOR, (2) um detector de borda, (3) um Flip-Flop SC usando portas NAND com sua tabela-verdade e (4) completar um diagrama com os gráficos do detector de borda e saída Q do Flip-Flop.

    Description originale:

    Titre original

    4ª Avaliação Sistemas Digitais

    Copyright

    © Attribution Non-Commercial (BY-NC)

    Formats disponibles

    PDF, TXT ou lisez en ligne sur Scribd

    Avez-vous trouvé ce document utile ?

    Ce contenu est-il inapproprié ?

    Signaler ce document
    O documento pede para o aluno elaborar (1) um circuito gerador e verificador de paridade par para 2 bits usando portas XOR, (2) um detector de borda, (3) um Flip-Flop SC usando portas NAND com sua tabela-verdade e (4) completar um diagrama com os gráficos do detector de borda e saída Q do Flip-Flop.

    Droits d'auteur :

    Attribution Non-Commercial (BY-NC)
    Téléchargez comme PDF, TXT ou lisez en ligne sur Scribd
    Signaler comme contenu inapproprié
    46 vues1 page

    4 Avaliação Sistemas Digitais

    Transféré par

    samuelcjz
    O documento pede para o aluno elaborar (1) um circuito gerador e verificador de paridade par para 2 bits usando portas XOR, (2) um detector de borda, (3) um Flip-Flop SC usando portas NAND com sua tabela-verdade e (4) completar um diagrama com os gráficos do detector de borda e saída Q do Flip-Flop.

    Droits d'auteur :

    Attribution Non-Commercial (BY-NC)
    Téléchargez comme PDF, TXT ou lisez en ligne sur Scribd
    Signaler comme contenu inapproprié
    sur 1

    INSTITUTO FEDERAL DE EDUCAO, CINCIA E TECNOLOGIA DA PARABA CAMPUS CAJAZEIRAS AVALIAO DE SISTEMAS DIGITAIS PROFESSOR: HENRIQUE ALENCAR DATA:___________

    Para uso do professor

    CURSO: ___________________ ALUNO:________________________________

    1) Elabore um circuito gerador de bit de paridade par (com portas XOR) com seu respectivo verificador para uma informao de apenas dois bits. 2) Desenhe um circuito detector de borda (Subida ou Descida).

    3) Desenhe e preencha a tabela-verdade de um Flip-Flop SC com portas NAND e monte sua tabela verdade.

    4) Considere a figura abaixo. Complete-a com o grfico correspondente para o detector de borda e para a sada Q do Flip-Flop.

    Vous aimerez peut-être aussi