Digitales Capitulo 5

Captulo 5: Circuitos Integrados MSI y sus aplicaciones.
SISTEMAS DIGITALES I
14/10/2010
Sistemas Digitales I - Ing. S. Ros
Entre los principales y ms conocidos integrados MSI y LSI tenemos: Sumadores, restadores, comparadores, multiplexores, decodificadores, codificadores y drivers.
Sumadores
Usaremos palabras de 4 bits
4 A Co B Cin
A(A4,A3,A2,A1) B(B4,B3,B2,B1)
Ejemplo en binario:
0 = Cin
0111 = A + 1010 = B Cout = 10001 =
14/10/2010
Internamente:
A4 B4 A3 B3 A2 B2 A1 B1
Cout C4
C3
C2
C1
Cin C0
14/10/2010
Diseo del bloque sumador cualquiera:

Tabla de Verdad Aj Bj Aj 0 0 0 0 1 1 1 1 Aj 0 1 1 0 Bj
14/10/2010 Sistemas Digitales I - Ing. S. Ros
Bj 0 0 1 1 0 0 1 1
Cj-1 0 1 0 1 0 1 0 1
Cj
Cj
Cj-1
j Mapas: 0 1
Aj 1 0 Cj-1 0 0 0 1 Bj 1 1 0 1
Cj-1
Implementacin:
14/10/2010
Conexin en Cascada
14/10/2010
Comercialmente: 7483
14/10/2010
CAPITULO 5: CIRCUITOS INTEGRADOS MSI Y SUS APLICACIONES - CODIGOS VHDL
Bloque Sumador Cualquiera x y
Cout
Cin
s S=x y Cin
Cout = xy + y Cin + Cin X

x3 y3 C3
x2 y2
x1 y1 C2
x0 y0 C1 Cin
s3
s2
s1
s0
14/10/2010
14/10/2010
x3 y3 C3
x2 y2
x1 y1 C2
x0 y0 C1 Cin
s3
s2
s1
s0
14/10/2010
x3 y3
x2 y2 C3
x1 y1 C2
x0 y0 C1 Cin
s3
s2
s1
s0
14/10/2010
14/10/2010
Comparadores
Usaremos palabras de 4 bits A(A3,A2,A1,A0) B(B3,B2,B1,B0) Las salidas son mutuamente excluyentes.
4 A
A>B
4 B
A=B AB )in (A=B )in (A<B)in
A>B
A=B
Ain =in <in
> = <
>in =in <in
> = <
>in =in <in
> = <
>in =in <in
(A>B)in (A=B)in (A<B)in
A>B A=B ABin A=Bin A<Bin 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 A>B A=B AB A=B AB)in
5 Entradas 3 Salidas Mutuamente Excluyentes. Y las entradas??

Sistemas Digitales I - Ing. S. Ros 14/10/2010
Continuando Aj 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1
14/10/2010
Bj A>Bin A=Bin A<Bin 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1
A>B A=B AB
Aj Bj 1 A=Bin 1 1 1 0 0 A<Bin
A>Bin
A>Bin
Mapas:
Aj Bj
A=B
A<Bin A=Bin A>Bin Bj
Aj
A<Bin A=Bin A>Bin

Mapas:
Aj Bj
ABin Bj
Aj
A<Bin A=Bin A>Bin

Implementacin
Ao.H Bo.H A>B.H A>Bin.H Ao.H A>Bin.H A1.H A1.H B1.H A>B.H A>Bin.H A2.H A2.H B2.H A>B.H A>Bin.H A3.H A3.H B3.H A>B.H
Ao.H A=B.H +Vcc Bo.H A=Bin.H
A1.H A=B.H B1.H A=Bin.H
Bo.H Ao.H A<Bin A<Bin Bo.H
B1.H A1.H A<Bin A<Bin B1.H
14/10/2010
Conexin en Cascada
14/10/2010
Comercialmente: 7485
14/10/2010
14/10/2010
Codificadores
Es un mdulo lgico combinatorio que asigna un cdigo de salida nico a cada seal de entrada aplicada al dispositivo. 2s n n= # entradas S= ancho del cdigo de salida
Ejem: n= 4 entradas 22 4 s=2 se codifica con 2 variables de salida

Codificador 4-2: Tiene 4 lneas de entrada en las que 1 y solo 1 se activa en cualquier instante.
X3 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 X2 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 X1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 X0 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 A1 A0
X0 X1 X2 X3
A0
Cod 4-2
A1
Cdigo: X0 X1 X2 X3 A1 0 0 1 1 A0 0 1 0 1
14/10/2010
Mapas:
A1 X3 0 X1 0 1 X2 1 X0 X3 0 X1 1 0 X2
A0
1 X0
Implementacin
14/10/2010
Codificador 4 - 3: Tiene 4 entradas y la salida es un cdigo igual a cero a menos que 1 y solo 1 de las entradas est activa.
X4 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 X3 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 X2 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 X1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 A2 A1 A0
X1 X2 X3 X4
Cod 4-3
A0 A1 A2
X1 X2 X3 X4 LOS DEMAS
A2 0 0 0 1 0
A1 0 1 1 0 0
A0 1 0 1 0 0
14/10/2010
A1
Mapas:
A2
X4 X2
X4
0 0 0 1 1 0 0 0
X1
1 0 0 0
X3
0 0 0 0
0 0 0 0
X1
0 0
X2
0 0 0 0
X3
0 0 0 0
A0
X4
0 0
0 1
X2
1 0 0 0
X3
0 0 0 0
0 0 0 0
X1
0 0
14/10/2010
Implementacin
14/10/2010
Codificador con Prioridad 4-2: Permite que varias lneas de entrada estn activas al mismo tiempo y enva el valor binario del subndice de la entrada de ms alta prioridad (el mayor).
X3 A1 0 0 1 1 A0 0 1 0 1 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 X2 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 X1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 X0 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 A1 A0 GS EO
X0 X1 X2 X3
Entradas inactivas EO = 1 A1=A0=0 Ms de una entrada activa GS=1

14/10/2010
Mapas:
A1 X3 0 0 0 X1 0 1 1 1 1 X2 1 1 1 1 1 1 1 1 X0 X3 0 0 1 X1 1 0 0 0 0 X2
A0 1 1 1 1 1 1 1 1 X0
Mapas:
GS X3 0 0 1 X1 0 0 1 1 1 X2 1 1 1 1 0 1 1 1 X0 X3 1 0 0 X1 0 0 0 0 0 X2
EO
0 0 0 0
0 0 0 0 X0
Comercialmente: 74147 - 74148
Las entradas y salidas son activas en bajo
10 entradas: 0-9 4 salidas codificadas: D,C,B,A

14/10/2010
8 entradas: 0-7 3 salidas codificadas: A2, A1, A0 E1: Habilitadora en bajo
14/10/2010
Multiplexores
I0 I1 I2 I3 0 1
Y (Y.H) S1 Y (Y.L) 0 0 1 1 S0 0 1 0 1 Y I0 I1 I2 I3
MUX 4-1 2
3
En LINEA HABILITADORA H DESABILITADO L HABILITADO

14/10/2010
S1 S0
LINEAS SELECTORAS
DESABILITADO
Y=0
Y = En (S1 S0 I0 + S1 S0 I1 + S1 S0 I2 + S1 S0 I3)
MUX 2-1
En 0
I0 I1 0 1 MUX
I1 0 0 0 0 1 1 1 1
I0 0 0 1 1 0 0 1 1
S 0 1 0 1 0 1 0 1
Y (Y.H) 2-1 Y (Y.L)
En.L
1 1 1 1 1 1 1 1
14/10/2010
Mapas:
Asumimos que EN = activado Y
0 1 0 1 1
I1
0 1
I0
14/10/2010
Implementacin
14/10/2010
Conexin en Paralelo de 4 Multiplexores 2-1

1A 1Y (Y.H)
EN.L
1B En S
Ci= EC674157
S.H
2A 2B En S 3A 3B En S 4A 4B En S 14/10/2010 Sistemas Digitales I - Ing. S. Ros 3Y (Y.H) 2Y (Y.H)
4Y (Y.H)
MUX 4-1
I0 I1 I2 I3 0 1
Y (Y.H) 74153: 2 Mux de 4 a 1 Y (Y.L)
MUX 2 4-1
3 En
S1 S0
14/10/2010
MUX 8-1
0 1 2 3 4 MUX 5 8-1 6 7 En S2 S1 S0 Y (Y.H)
Y (Y.L)
14/10/2010
MUX 16-1
74151
0 1 2 3 4 5 6 7 MUX 8 16-1 9 10 11 12 13 14 15 En
Y (Y.H)
Y (Y.L)
S3 S2 S1 S0
14/10/2010
S4
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 En
Y (Y.H)
MUX 16-1
S3 S2 S1 S0
MUX 32-1
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 En
S3 S2 S1 S0
Y (Y.H)
MUX 16-1
14/10/2010
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15
Y (Y.H)
MUX 16-1
En.L
En
S3 S2 S1 S0
0 1
Y (Y.H)
MUX 32-1
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 En
S3 S2 S1 S0
Y (Y.H)
En
S
S4
MUX 16-1
14/10/2010
0 1 2 3 4 5 6 7 En
MUX 8-1
Y (Y.H)
S2
S1 S0
0 1 2 3 4 5 6 7 En
MUX 8-1
Y (Y.H)
0 1 2
Y (Y.H) MUX 4-1 S4 S3
S2
S1 S0
3 En
Y (Y.L)
MUX 32-1
En.L
0 1 2 3 4 5 6 7 En
MUX 8-1
Y (Y.H)
En.L
S2
S1 S0
0 1 2 3 4 5 6 7 En
MUX 8-1
Y (Y.H)
14/10/2010
S2
S1 S0
Comercialmente:
74153
74151
14/10/2010
APLICACIONES DE LOS MULTIPLEXORES Mux 8-1

I0 I2 I3
Variable aleatoria ms significativa

S2
I6 I7 I4 I5
S0
I1
S1
Implementar F usando un MUX 8-1 con A.H, B.H, C.H, F.H A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1

14/10/2010
C 0 1 0 1 0 1 0 1
F 0 1 0 0 1 1 0 0
C B
Implementacin:
14/10/2010
Implementar F usando un MUX 4-1 con A.H, B.H ,C.H Y F.H

A B B C 0 A 1 0
14/10/2010
Con lgica negativa Usar inversores con el mismo mapa Cambiar los valores del mapa cambiando las posiciones de las variables
Ejemplo: Implemente F.H usando un Mux 8-1 y con A.L, B.H, C.H y F.H. Solucin usando inversores.
A 0 C 1 0 0 B 0 0 1 1
14/10/2010
Ejemplo: Implemente F.H usando un Mux 8-1 y con A.L, B.H, C.H y F.H. Solucin usando mtodo de cambio de posicin de variables.
A 1 C 1 0 0 B 0 0 0 1
14/10/2010
Ej: Implementar F.H usando un Mux de 4-1 con A.L, B.L, C.H, D.H y F.H
A 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1
B 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1
C 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1
D 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1
F 0 1 1 0 0 0 1 1 0 1 1 0 1 1 1 0
Ingresar C y D dentro del mapa A B B Cambiamos las posiciones de A y B A B B A A
14/10/2010
Implementacin:
14/10/2010
14/10/2010
14/10/2010
14/10/2010
14/10/2010
Decodificadores/ Demultiplexores
Reconocedor de Minterms m 2n n entradas, m salidas
En
No. entradas A B 0 1 2 3
A 0 0 1 1
B 0 1 0 1
O0 0
O1 0
O2 0
O3 0
0 1 1 1 1
Salidas obtenidas por minitrminos:

Salidas Lgica negativa
En.L
Oo= O1= O2= O3=
14/10/2010
Comercialmente: 74LS138
No. entradas
A B C
En.L
14/10/2010
Aplicaciones:
Ej: Con Dec 3-8 , A.H, B.H, C.H, F1.H, F2.H A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 F1 0 1 0 1 0 0 1 0 F2 0 1 1 0 1 0 0 F1 A 0 C 1 0 1 B F2 C 0 1 1 B 0 0 A 0 1 1 0 0 0
14/10/2010
Implementacin:
14/10/2010
Ejem: con A.L, B.L, C.H, F1.H, F2.H

F1 A 1 C B 0 0 0 0 1 B 0 1 C B 0 0
F2 A 0 1 0 B 1 1
14/10/2010
14/10/2010
Decodificador para Display de 7 segmentos

7447 7448
14/10/2010
14/10/2010
a f e g d b c
14/10/2010
Ej: Implementar un Restador (A)2-(B)2=(A)2+(B)2,C =(A)2 +(B)2+1

Si Cout = 1 (B)2
4
A-B = +, pero Si Cout = 0
A-B = -
(A)2
4 A Co 4 4 B Cin 4
4 A Co B Cin 4
I0 I1 En.L
+Vcc
+Vcc
4 MUX 2-1 S
|A-B| 4
Ej: Implementar las siguientes funciones con MSI. Si A>B y B>C entonces F1=1 Si A=B y (B<C C D) entonces F2=1 Si AD) entonces F3=1
A 4 B 4
(A>B )in
B 4
C 4
(A>B )in
C 4
D 4
(A>B )in
COMP
(A=B )in +Vcc (A<B)in
COMP
COMP
(A=B )in (A<B)in
+Vcc
A>B
A=B
AC
B=C
B<C
C>D
C=D
C<D
F1
14/10/2010
F2
F3
Ej: Convertidor de ( )2 a NBCD

Si Si Si Si # 9 entonces (A)2 = (A)NBCD 10<#19 entonces (A)2 + 6 = (A)NBCD 20<#29 entonces (A)2 + 12 = (A)NBCD 30<#39 entonces (A)2 + 18 = (A)NBCD A 5 10011=19 5
(A>B )in
A 01001=9 5 5
(A>B )in
A 11101=29 5 5
(A>B )in
COMP
COMP
COMP
(A=B )in (A<B)in
+Vcc
A>9
A>19
A>29
(A)2 (A)2+6 (A)2+12 (A)2+18

En.L
0 1 2 3
6 MUX 4-1
S1 S0
(A)NBCD 6
Con las salidas A>9, A>19 y A>29 generamos las conexiones para S1 y S0 en funcin de lo que est conectado en las entradas de datos del MUX.
A>9 A>19 A>29 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1
A>9 0 A>29 A>19 1 1 0
S1 0 0 1 1
S0 0 1 0 1
A>9 0 A>29 A>19 0 1 1
S0 = (A>29) + (A>9).(A>19) A>9 A>19 A>29
S0
S1 = A>19
Ahora veamos las diferentes correcciones que hay que sumar al nmero binario.
(A)2 10010=18 5 A Co 5 6 B Cin 5
(A)2 01100=12 5 A Co 5 6 B Cin 5
(A)2 00110=6 5 A Co 5 6 B Cin 5
(A)2+18
(A)2+12
(A)2+6
14/10/2010
Ej: Implementar una ALU usando diseo modular. Utilice integrados de MSI.
B A B Restador Restador A B A 00000
0 1 2 3 4 5 6 7
Sumador
5 MUX 8-1
F 5
S2 S1 S0
14/10/2010
14/10/2010
14/10/2010

Digitales Capitulo 5

Transféré par

Informations du document

Titre original

Copyright

Formats disponibles

Partager ce document

Partager ou intégrer le document

Options de partage

Avez-vous trouvé ce document utile ?

Ce contenu est-il inapproprié ?

Droits d'auteur :

Formats disponibles

Digitales Capitulo 5

Transféré par

Droits d'auteur :

Formats disponibles

Captulo 5: Circuitos Integrados MSI y sus aplicaciones.

Sistemas Digitales I - Ing. S. Ros

0111 = A + 1010 = B Cout = 10001 =

Sistemas Digitales I - Ing. S. Ros

Sistemas Digitales I - Ing. S. Ros

Diseo del bloque sumador cualquiera:

Sistemas Digitales I - Ing. S. Ros

Sistemas Digitales I - Ing. S. Ros

Sistemas Digitales I - Ing. S. Ros

CAPITULO 5: CIRCUITOS INTEGRADOS MSI Y SUS APLICACIONES - CODIGOS VHDL

Bloque Sumador Cualquiera x y

Cout = xy + y Cin + Cin X

Sistemas Digitales I - Ing. S. Ros

Sistemas Digitales I - Ing. S. Ros

Sistemas Digitales I - Ing. S. Ros

Sistemas Digitales I - Ing. S. Ros

Sistemas Digitales I - Ing. S. Ros

(A>B )in (A=B )in (A<B)in

Sistemas Digitales I - Ing. S. Ros

>in =in <in

>in =in <in

>in =in <in

>in =in <in

(A>B)in (A=B)in (A<B)in

A>B A=B A<B

Sistemas Digitales I - Ing. S. Ros

Bloque comparador cualquiera

A>B A=B A<B

(A<B)in (A=B)in (A>B)in

5 Entradas 3 Salidas Mutuamente Excluyentes. Y las entradas??

Bj A>Bin A=Bin A<Bin 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

A>B A=B A<B

Sistemas Digitales I - Ing. S. Ros

A<Bin A=Bin A>Bin Bj

A<Bin A=Bin A>Bin

A<Bin A=Bin A>Bin Bj

A<Bin A=Bin A>Bin

Ao.H A=B.H +Vcc Bo.H A=Bin.H

A1.H A=B.H B1.H A=Bin.H

A2.H A=B.H B2.H A=Bin.H

A3.H A=B.H B3.H A=Bin.H

Bo.H Ao.H A<Bin A<Bin Bo.H

B1.H A1.H A<Bin A<Bin B1.H

B2.H A2.H A<Bin A<Bin B2.H

B3.H A3.H A<Bin A<Bin B3.H

Sistemas Digitales I - Ing. S. Ros

Sistemas Digitales I - Ing. S. Ros

Sistemas Digitales I - Ing. S. Ros

Sistemas Digitales I - Ing. S. Ros

Ejem: n= 4 entradas 22 4 s=2 se codifica con 2 variables de salida

Sistemas Digitales I - Ing. S. Ros

Sistemas Digitales I - Ing. S. Ros

Sistemas Digitales I - Ing. S. Ros

Sistemas Digitales I - Ing. S. Ros

Sistemas Digitales I - Ing. S. Ros

Entradas inactivas EO = 1 A1=A0=0 Ms de una entrada activa GS=1

Sistemas Digitales I - Ing. S. Ros

Comercialmente: 74147 - 74148

Las entradas y salidas son activas en bajo

10 entradas: 0-9 4 salidas codificadas: D,C,B,A

8 entradas: 0-7 3 salidas codificadas: A2, A1, A0 E1: Habilitadora en bajo

Sistemas Digitales I - Ing. S. Ros

Sistemas Digitales I - Ing. S. Ros