Universidad Pontificia de Salamanca en Madrid Facultad / Escuela Universitaria de Informtica Circuitos y Sistemas Digitales (Teora)

Problema 1 (Febrero 1.995, Maana). Implementar F con el mnimo nmero de puertas, teniendo en cuenta que no se dispone de puertas con funciones negadas.

F = D B + D A + C B + C A + D C B A
g Problema 1 (Septiembre 1.996) El esquema de la figura representa un circuito cuya funcin se representa en la salida:

A B C

A + BC

Utilizando exclusivamente bloques como el mostrado, realizar: (a) Un inversor, una puerta AND y una puerta OR. (b) Un circuito semisumador. g Problema 1 (Septiembre 1.997, Tarde). Se quiere mejorar el diseo de un circuito como el de la figura:

Para ello se pide: (a) Obtener la funcin F en su expresin ms simplificada. (b) Desarrollar F con el menor nmero de puertas posible. (c) Implementar F con el menor nmero de puertas NAND de tres entradas posible. g Problema 1 (Septiembre 1.997)

Se dispone de un nmero suficiente de bloques como el que sigue: A

A B

F B
Utilizando exclusivamente bloques como el dado, y en el menor nmero posible, implemntense las siguientes funciones: (a) (b) (c) (d) (e) (f) (g) NOT. AND. OR. XOR. NAND. NOR. N-XOR g

Universidad Pontificia de Salamanca en Madrid Facultad / Escuela Universitaria de Informtica Circuitos y Sistemas Digitales (Teora)
Problema 1 (Septiembre 2.002, Maana) Dado el circuito de la figura, se pide:

A B C D

(a) Obtener la tabla de verdad y la primera forma cannica (implcita o numrica) de la funcin F que realiza. (b) Implementar esta misma funcin empleando nicamente puertas NOR de tres entradas, optimizando el diseo para que la cantidad de puertas sea mnima. g Problema 1 (Septiembre 2.002, Tarde) Sea la funcin booleana:

F = F1 F2 + ( F3 + F4 ) siendo F1 = ( B + D ) ( B + D ) ( B D E ) ( B D ) F2 = A ( D E ) + D E + D E C F4 F3 = B + ( B D ) + B E + B ( E + E ) A

[ ] = [( B D ) + B D + B D ( A + A ) ] C

(a) Utilizando exclusivamente las propiedades y axiomas del lgebra de Boole, obtener la expresin ms simplificada de F. (b) Implementar la funcin obtenida en el apartado (a) con el menor nmero de puertas OR, AND, XOR y XNOR de dos entradas. (c) Implementar F, obtenida en el apartado Z, con el menor nmero de puertas NAND de dos entradas. g