Podsetnik za I kolokvijum: 1.

1 Iskazivanje performasi racunara - vrme odziva, vreme izvresnja, propusnost - n puta brzi = Performanse x / Performanse y - vreme izvresnaj CP (iskljucujci ostalo, koris i superviz) - performanse sistema i performanse CP-a - bencmark, kernels, SEC skup - Aritmetika sredina vremena izvrenja (Tsr = 1/n (i=1 do n) Ti) - Teinska aritmetika sredina (Twsr = (i=1 do n) wi * Ti) - vreme rada Cp = BTC za prog.*Tc = BTC za prog / Ucestanost takta - za proj:Tc, BTC, BI, CPI = BTC/BI, Tcp = BI*CPI*Tc, BTC = CPIi * BI 1.2 MIPS i MFLOPS - MIPS = BI/VrIzvr*106 = Ucestan. takta / CPI*106 - karakteristeke 3 - MFLOPS = br. opera sa pokretnim zarezom u programu / Vrem Izvrs u sekund *10 6 - karateristike MFLOPS-a 1.3 Amdahlov zakon - 2 preporuke pri projektovanju hardvera - Ts, TPD, PBD , TN = TPD / PBD , POvecanje brzine = Perf sa pobolj / Perfo bez pobolj, TPD = TS x PD, TN = Ts[(1- PD)+ PD/ PBD], PBU = 1 / 1- PD + PD/ PBD. 1.4 Tipovi arhitekture procesora - akumulatorska (jednoadresni CPU) - stek (nula adresni CPU) - arhitektura sa registrima opste namene (od 8 do pek 100) 1.5 CPU sa registrima opte namene - arhitektura sa reg opte namene - za sta se koriste sve ovi reg - prema mogunostima kombinovanja 3 arhitekture - reg reg (3adresne, LOAD, STORE) - reg mem (2adres, jednokratnog koriena operanda) - reg + mem (najoptiji tip) 1.6 Adresnost procesora - instrukcijama programa se nalau aktivnosti koje CPU treba da obavi, - binarna operacija - CPu treba da uradi 4 stavke (informacija o Kop, izvorine operande , infor gde treba rez, adresa seldece istrkcije) - PC se uvodi (IAR ili IP) grnanjadobija 3adresni - 3adresne, 2adresne, 1adresne, 0adnresne 1.7 Registri procesora - ff su realzovani ili dr - tenja da ih bude vise ali skupi, mali br adr bitova - programe korisnika raunar izvava u 2 moda rada - univerzalni registri: PC, IR, MAR, MDR 1.8 Korisniki vidljivi registri - dostupni app programeru - GPR - polje registara, cemu sluze, od 8 do 64, RISC 32 (m ula, n izl) - FP regristri 32b i 64b, od 4 do 32 - neke arhiteture - posebni adresni registri bazni, indekks, segmen - Segmentni registri adr segment dodeljenje proga, podacim, stek - registar koda uslova flags 6 (SF, ZF, CF, OF, PF, AF) - registar statusa programa flags + bitovi dozvole trapova, zaokru FP 1.9 Sistemski registri - u emu sve uestvuju (prekidi, shit moda, viruelno u fizicke...) - samo iz supervizorskog - reg za upravljenje preikda i izuzetaka (mod rada cpu, maskiranju..) - adresni registar rukovaoca prekida - sistemski reg u svakoj arhitekturi 1.10 Aktivnosti pri pribavljanju instrukcija IRMem[PC]; PCPC+4 1.11 Naini adresiranja - mesta u raunaru gde se oper mogu nai 3 - def mesta nalazenja oper adresiranje - efikasno adresiranje 3 zahteva (sto kraca adr polje u instr..) - 2 vrste adrese, primarna, efektivna

- naini adresiranja efektina dobija se transofrma, naini navodje.. 1.12 Registarsko adrsiranje - aprim = aef = Rj - od 8 do 64 3b do 6b, vreme pristupa, najkrae mogue 1.13 Idirektno Registrasko -aprim = Rj, aef = (Rj) 1.14 Direktno - apsolutno (1200) -aprim = aef = adr - adr polje u instrkciji, mora iati dovoljnu duinu za celu memoriju 1.15 Bazno - pomerajno 25(R4) - aprim = BR, pomeraj; aef = (BR) + pomeraj - pomeraj naveden u instrkciji oznaen ili neoznaen - BR posebni adresni reg ili opti, odre veliinu podruja mem - r duzina pomeraja, L = 2r podrucje adrese - manji broj adres bitova, relokativnost 1.16 Neposredno literalno #Konst, #25 - aprim = aef = PC 1.17 Memorisko idirektno - @(R8) ili @(1200). -aprim= Rj, aef = M[Rj] - neefikasan dvostruki pristup memoriji 1.18 Autoinkrementno iz indirektnog registarskog (R3)+ - aprim = Rj, aef = (Rj), Rj<-Rj+d 1.19 Autodekrementno - aprim = Rj, aef = (Rj), Rj<-Rj-d 1.20 Indeksno adr (R7+R4) - aprim = Rj, Rk, aef = (Rj) + (Rk) - Rj pocetnu adr podrucje mem, Rk indeksni reg 1.21 Adresiranje relatino u odnosu na PC aprim = otklon ; aef = (PC) + otklon ili aef = (PC+L) + otklon - L je duina instrukcije grananja (skoka). -u grananjim i skokovi koristi se - otklon sabira sa trenutnim sadrzajem PC ova ili naredna inst - reg kome implictino pristupamo PC, plus otkolon = EA 2.1 Redosled bajtova u podacima i poravnati pristup - adresiranja repa i glave, raunari - podrzavaju oba - kad samo jedan raunar redposled nebitan... - polurec sa adresom 2 - raunari sa razliitim redosledom bajtova - za bitove u podatku duine n bitova, nezavisno od bajtova - pozicija i, teina: 2 ^n-i-1 usloava rad sa delovima podataka - poravnati pristup - arhitektura procesora definise, - a mod l = 0... - n-to bitno CPU priduuje se mem sa lokacija duine n bitova - slanje podaka kracim od n bitova potreban hardver odgovr - neporavnati pristup 2.2 -Formati instrukcija 4 (binarn kod def format instru, po jedan format, razliiti format od 3 do 7) -kod operacije dovoljno slogova za jednoznacno - tipovi podataka podrzani arhitekturom 4 (bool, int, float, niske) - celobroni po duzini, oznaeni - realni standardizovani, posebne instrukcije - niske znakova do odreene gornje granice, instrukc za prenos.. 2.3 Skup instrukcija procesora - sve instruk koje CPU moze da prepozna i izvri - sta treba da ispunajva(kompletan (na jeziku asm..3 (izvrava ari-log, prenos poda, uprav aktiv obuhvace postupk), efikasan, regularan (ortogonalan), kompatibilan, prilagodjen savremenoj implementaciji prtocnos u radu, ujedna. obima aktivnos) - gupa aritmetikih operacija, logikih (I, ILI, XOR), pomeraja(SHL, SHRA, ROL), prenosa(MOV, MOVZ), sistemskih, i za rad sa dekadnim podacima 2.4 Instrukcije za upraljenja tokom programa - sadri instrukcije uslovnog, bezus skoka, grananje, procedura... - osim JR i JALR koristi PC relativno, - skok iine p-bitova, grananje irine q bitova, PC+4

- ako ne moye otkolonm, onda JR - za poziv procedure - JAL, JALR, BEQZAL - pri pozivu procedure, treba 6 stakve obaviti, - koji registi se koriste - ugnjedavanja nove proced (na steku), i povratak: JR R31... - instrukcijama uslovnog grananja - g1, g2 3 reenja 2.5 RISC i CISC procesori - CISC veoma brz, skup, 3 stavke, odlike: 5 stavke - RISC 4 odlike, oabavljanje opera, korieni operand, ureivanje izvrenja programa, karkat: 6 stavke, dobro: 2 stavke, loe: 3 stavke 2.6 Sistem prekida raunara - prekid, izuzetak redak ili neoekivani dogaaj, - koji sve ima: 12 - ogovara na prekide = izuzetke, kad dodje do prekida procesor onda - rukovaoc prekida - maskirljivi i nemaskirljivi prekidi, - klas. izuzetaka: greek, trapovi, pobaaji 2.7 Spoljanji prekidi - izuzetak sinhron dogaaj, trap dozvoljava nastavak prog - opsluzivanje prekida 7 stavke, kontekst procesora, bri odziv izuze 2.8 Arhitektura MIPS procesora - MIPS iz RISC na Stanford, MIPS64 i MIPS32 - 3 koprocesora - 32btini registri: - 32 GPR, 2 posebna (HI, LO), PC nije vidljiv arhitekturno, 32 FP jednostuke, dvostruke preciznosti u 2 registra, 5 upravljacka registra FP reg. - R0 i R31 (JAL, BLTZAL, BLATZALL, BHEZAL, BGEZALL) - podatke koje podrzava, adresiranja, smetanje podataka u mem 2.9 Formati istrukcije MIPS procesora - 32 bita (op-6, reg-5, shamit - 5, func-5, imm - 16, target add. - 26b) - poravnatno smeteni: R(ar-log i pomeraj), I(ar-log, grananje, LOAD, STORE, J (skok, bezuslovno poziv procedure) 2.10 Jednotaktna implementacija procesora - instrukcija = 1 taktni ciklus - jedinica za pribaljanje instrukcija, PC nepromenjen, IR ne treba - sve isntr osim JUMP - kosenje takta, ciklus se torsi i na krace - nedostaci 2.11 Visetaktna implementaicja porcesora -aktivnosti na faze -faze izvrsava odgovarajuci stepen CPU-a - stepeni registri - najvise 5 faza - desavanje u svakoj fazi 2.12 Upravljaka jedinica opte - elementarne aktivnosti - mirko operacije - aktiviranje mikrooperacija - zadaci upraljecke jedinice - definisanje rada UJ - prikaz promene stanje UJ - vremenski interval u nekom stanju - implementira se na2 naina 2.13 UJ sa direktnim, harverskim upravljenjem - kod visetktkog neophodna koncep stanja - Uj konani autoamt sari - implementirati kao sekvencialna mreza - memoriski elemnti - kombinaciona mreza - 2 funkcije - oiena UJ 2.14 Projektovanej UJ metodom talibce stanja - Sik, Si, xi, Yi - kako se projektuje - karateristike 2.15 Projektoivanje UJ sa elementima za kanjenje - ponaanje UJ - dijagramom toka upraljenja - svodi na korienje prekidake mree - put u dijagramu toka upljanja = put u mrei

4 pravila za implementaciju mree (2 sukcesiva stanaj Si i Sj..) karakteristike metoda vruceg elementa ne valja UJ sa direktnim upraljvnejm

3.1 Mikroprogamski UJ - mikroprogramiranje sistem tehnika - mikroistrukcije - izdavanej naloga - mikrioperacije - mirkoPC - prelazak na poetak (noog) mikroprograma - RMI - US i logika za izboradrese 3.2Formati MirkoInstrukcija - najotijiformat Mop, US, Uslov, ASM - 2 alternative: Mop, US i Mop, Uslov, ASM 3.3Protocna organizacija CPU - preklapanje oepracija - proistekao iz visetaktnog - 5 faza 3.4 Upraljanje protocnim procesorom - u svakom od 5 stepena sta se dokagaa - IF stepen: novi sadrzaj PC ili inkremen ili odredi grananje - ID stepen IF/ID.IR15.0 - EX stepen: ALUsrc, ALUctr, RegDst - ME: Branch, MemRd, MemWr - WB: MemtoReg: ME/WB.LMD ili ME/WB.ALIrez, RegWr 3.5 Hazardi priptorocnoj organizaciji - strukturni - podataka - upraljanja 3.6 Strukturni hazardi - nedostatak resursa - nacini resavanja 3.7 Klasifikacija Hazarda - itanje nakon upisa - upis nakon upisa - upis nakon itanja 3.8 Izbegavanje hazarda premoavanjem - upisan u protocni registar a tek posle ce u registraDst - pravi se put, od protocnog reg do pocetka faze - ADD R1, R2, R3; LW R4, 10(R1); SW 20(R1), R4 3.9 Hazardi koji se nemogu izbeci premoavanjem - cekanje dok bude operand spreman - javljau se mehuri - LW R1, 10(R3); ADD R6, R1, R2; SUB R4, R5, R1; ORI R7, R1, #32 3.10 Izbegavanje hazarda planiranjem instrukcija - povecavanje rastojanaj iznad kriticne vredsnoti - ne promeni algoritam - cena planiranja instrukcija 3.11 Hazardi upraljanja - posleica neblagovremenom odredjivanje sl instrukcija - narasuvanje korektnosti programa - upraljanja: skoka, grananja, poziva, povratka iz procedure - zastoj - za pribavljanje dinamickog sledbenika 3.12 Smanjenej cene grananja -Razresenjem grananja u stepenu sto blizem stepenu pribavljanja instrukcija - pretpostavka da grananje nee biti obavljeno, - zakanjeno grananje, - predvianje grananja, - pribavljanje instrukcija i sa puta obavljenog i sa puta neobavljenog grananja, 3.13Proiranej protocnog si za vie ciklusa izvrenja - sloene op sa celim brojevima - 4 funkcionane jedinice - glavna celobrojna jedica

- mnozac - fb sabirac - delitelj -rasclanjeni na stepenima - protocni procesori - izdavanje isktukcija - kompletiranje isntrukcija - prorgmiranji redosled - izdavanje - latencija - interval zapoinajnja