100%(4)100% ont trouvé ce document utile (4 votes)
4K vues6 pages
Aplicación de Mapas de Karnaugh en control de display de 7 segmentos
Practica 3
El profesor Alexander Arias explica a los estudiantse en las tutorias paso por paso como realizar la
Aplicación de Mapas de Karnaugh en control de display de 7 segmentos
También, les explica cuidadosamente a los estudiantes como realizar el articulo para que muestre de forma clara el funcionamiento de la practica.
Resumen— Los métodos de simplificación de algebra booleana son de gran utilidad en el diseño y programación de circuitos digitales pues aliviana los códigos y simplifican procedimientos logrando un montaje y procesamiento más eficiente. En este documento se expone como usar técnicas de mapas de Karnaugh para optimizar el codigo presentado en un articulo anterior (Manejo de Puertos Digitales con Display de 7 segmentos), objetivo para el cual se apoyo la solución de mapas de Karnaugh con la ayuda del software BOOLE- DEUSTO.
El profesor Alexander Arias tiene en su página el articulo y los videos que muestran el procedimiento de la práctica.
http://alex-arias.tk
Aplicación de Mapas de Karnaugh en control de display de 7 segmentos
Practica 3
El profesor Alexander Arias explica a los estudiantse en las tutorias paso por paso como realizar la
Aplicación de Mapas de Karnaugh en control de display de 7 segmentos
También, les explica cuidadosamente a los estudiantes como realizar el articulo para que muestre de forma clara el funcionamiento de la practica.
Resumen— Los métodos de simplificación de algebra booleana son de gran utilidad en el diseño y programación de circuitos digitales pues aliviana los códigos y simplifican procedimientos logrando un montaje y procesamiento más eficiente. En este documento se expone como usar técnicas de mapas de Karnaugh para optimizar el codigo presentado en un articulo anterior (Manejo de Puertos Digitales con Display de 7 segmentos), objetivo para el cual se apoyo la solución de mapas de Karnaugh con la ayuda del software BOOLE- DEUSTO.
El profesor Alexander Arias tiene en su página el articulo y los videos que muestran el procedimiento de la práctica.
http://alex-arias.tk
Droits d'auteur :
Attribution Non-Commercial (BY-NC)
Formats disponibles
Téléchargez comme PDF, TXT ou lisez en ligne sur Scribd
Aplicación de Mapas de Karnaugh en control de display de 7 segmentos
Practica 3
El profesor Alexander Arias explica a los estudiantse en las tutorias paso por paso como realizar la
Aplicación de Mapas de Karnaugh en control de display de 7 segmentos
También, les explica cuidadosamente a los estudiantes como realizar el articulo para que muestre de forma clara el funcionamiento de la practica.
Resumen— Los métodos de simplificación de algebra booleana son de gran utilidad en el diseño y programación de circuitos digitales pues aliviana los códigos y simplifican procedimientos logrando un montaje y procesamiento más eficiente. En este documento se expone como usar técnicas de mapas de Karnaugh para optimizar el codigo presentado en un articulo anterior (Manejo de Puertos Digitales con Display de 7 segmentos), objetivo para el cual se apoyo la solución de mapas de Karnaugh con la ayuda del software BOOLE- DEUSTO.
El profesor Alexander Arias tiene en su página el articulo y los videos que muestran el procedimiento de la práctica.
http://alex-arias.tk
Droits d'auteur :
Attribution Non-Commercial (BY-NC)
Formats disponibles
Téléchargez comme PDF, TXT ou lisez en ligne sur Scribd
Universidad de Antioquia. Jaramillo Cesar, Quintero David.
Aplicacin de los Mapas de Karnaugh Display 7 Segmentos 1
ResumenBasados en todos los conceptos tericos adquiridos acerca del algebra booleana, se planteo optimizar la prctica anterior (Manejo de Puertos Digitales con Display 7 Segmentos) de tal manera que el alumno perciba las ventajas de simplificacin ligadas a los mapas de Karnaugh. Partiendo de lo anterior y conociendo lo extenso que sera realizar este proceso de forma manual, se le brinda al estudiante una herramienta (BOOLE-DEUSTO) para obtener de una manera ms confiable y rpida los resultados buscados.
I. MAPAS DE KARNAUGH os mapas de Karnaugh reducen la necesidad de hacer clculos extensos para la simplificacin de expresiones booleanas, aprovechando la capacidad del cerebro humano para el reconocimiento de patrones y otras formas de expresin analtica, permitiendo as identificar y eliminar condiciones muy inmensas. Su funcionamiento se basa en representar grficamente una funcin lgica, partido de una tabla de verdad. El nmero de celdas del mapa es igual al nmero de combinaciones que se pueden obtener con las variables de entrada. Los mapas se pueden utilizar para 2, 3, 4, 5 y 6 variables (Fig. 1).
Fig. 1. Mapas de Karnaugh de Variables 2(A vs B) ,3(AB vs C) y 4(AB vs CD).
Despus de ubicar los valores adjuntos a cada una de las combinaciones, se selecciona el bit respuesta de inters 0 1 para as, extraer de estos mapas las expresiones booleanas simplificadas que describan dicha tabla.
Antes de continuar con lo referente a simplificacin por mapas Karnaugh, no estara de ms exponer algunos conceptos importantes para facilitar el entendimiento del estudiante, ante los resultados arrojados por los mismos. Inicialmente se describir en qu consiste las formas estndar de las expresiones booleanas.
Existen dos formas de estandarizar una expresin booleana, suma de productos (SOP) y productos de suma (POS).
La SOP (sum of products): consiste en sumar (OR), los trminos de producto (AND).Esta se saca con los minterms, que a su vez son los grupos de unos seleccionados en el mapa, o en la tabla de verdad.
Ejemplo: f(x,y,z) = xyz + xyz + xyz
La POS (products of sum): consiste en hacer productos (AND), de las sumas (OR). Esta se saca con los maxterms, que a su vez son los grupos de ceros seleccionados en el mapa, o en la tabla de verdad.
Ejemplo: f(x,y,z) = (x + y + z) (x + y+ z)
A continuacin se mostrara como llegar a la forma simplificada, partiendo de un ejemplo de mapas de Karnaugh: a) Inicial mente se puede tener una tabla de verdad (Fig. 2) o una funcin estandarizada (Fig. 3), ambas pueden ser exportadas a nuestro mapa.
Fig. 2. Tabla de verdad Ejemplo
Fig. 3. Ecuacin estandarizada SOP (miniterms). Aplicacin de los Mapas de Karnaugh Display 7 Segmentos (Practica 3)
Jaramillo Gutirrez Cesar Augusto, Quintero Montoya Alexis David, Arias Londoo Alexander. {cesarjaramilloude [1] ,adqm007 [2] ,profeitm [3] }@gmail.com [1, 2,3] Universidad de Antioquia
L Universidad de Antioquia. Jaramillo Cesar, Quintero David. Aplicacin de los Mapas de Karnaugh Display 7 Segmentos 2 b) Trasladamos los unos de la tabla (Fig. 2), directamente al mapa de Karnaugh (Fig. 4).
Fig. 4. Traslado de unos de tabla de verdad a mapa de Karnaugh. c) Se agrupan las celdas con el mismo valor en uno o ms grupos (Fig. 5). Estos grupos contendrn un numero de celdas adyacentes de potencia 2.El numero de grupos debe ser el mnimo ya que en caso contrario, no se estara efectuando la mxima simplificacin. Nota: una celda puede estar en 1 o ms grupo es decir, si seleccionar esta en varios grupos simplifica ms la ecuacin.
Fig. 5. Tabla separada por grupos de unos mapa Karnaugh. d) Finalmente se extrae del mapa la ecuacin simplificada (Fig. 6) que describe dicha tabla de verdad.
Fig. 6. Comparacin entre la funcin inicial estandarizada, y la simplificada por Karnaugh. II. BOOLE-DEUSTO. Este software fue desarrollado con fines educativos hace aproximadamente 10 aos, buscando ayudar a profesores y alumnos en el diseo digital. Al ser este solo educativo lleva consigo algunas restricciones. En el caso de los circuitos combinacionales, no se recomienda tener un sistema de ms de 10 entradas o de 20 estados, limitando as su uso en el campo profesional. Este programa es portable, libre y actualmente viene en varios idiomas: espaol, euskara e ingles. Algunas de las funciones del BOOLE-DEUSTO son: tablas de verdad, diagramas de Veitch-Karnaugh, expresiones booleanas, circuitos lgicos, formas normales, circuitos NAND/NOR, simplificacin de funciones, autmatas de Moore y Mealy, conversin entre autmatas, minimizacin de estados, circuitos con J-K y D, tablas de resultados, simulacin, programas VHDL y OrCAD-PLD, ficheros JEDEC, etc.
A. Primeros pasos con BOOLE-DEUSTO
Para iniciar los trabajos con el BOOLE-DEUSTO, basta con descargar este de la pgina oficial http://paginaspersonales.deusto.es/zubia/. El formato de descarga es un .zip, el cual contiene dos archivos (Fig. 7). Uno de estos es el ejecutable BOOLE.exe, el cual ya viene por defecto en espaol y el REDUCTIO.exe, que es una aplicacin externa para simplificacin booleana avanzada. Para hacer uso de este no es necesario registrarse en ninguna web, pero s es recomendable enviar un correo electrnico a zubia@eside.deusto.es para poder recibir gratuitamente las nuevas versiones del BOOLE-DEUSTO.
Fig. 7. Archivos BOOLE.exe y REDUCTIO.exe.
Despus de tener el software en nuestro ordenador nos dirigimos al ejecutable BOOLE.exe. Una vez que se ha arrancado el programa aparece en pantalla un men (Fig. 8). Este brinda dos modos de trabajo, los sistemas combinacionales o secuenciales/autmatas. Para nuestro caso particular, solo analizaremos lo correspondiente a los sistemas combinacionales.
Fig. 8. Seleccin de Sistema Digital. Universidad de Antioquia. Jaramillo Cesar, Quintero David. Aplicacin de los Mapas de Karnaugh Display 7 Segmentos 3 En la ventana que aparece tras seleccionar el sistema combinacional (Fig. 9), se da nombre al sistema (obligatorio), en nuestro caso lo llamaremos tutorial y especificamos el nmero de entradas y salidas de este. El sistema por defecto asocia unos nombres a las entradas y salidas, permitiendo al usuario el cambio de estas en caso de requerirlo. Para nuestro caso particular se tiene como parmetro la siguiente tabla de verdad (Tabla. 1).Sera as como se definirn A, B y C como las entradas del sistema y F como la salida de este.
A B C F 0 0 0 0 0 0 1 1 0 1 0 0 0 1 1 0 1 0 0 1 1 0 1 0 1 1 0 0 1 1 1 1 Tabla. 1. Tabla de verdad Tutorial BOOLE-DEUSTO.
Fig. 9. Ventana de configuracin del Sistema Combinacional
Una vez definidas las caractersticas principales del sistema y los nombres adjuntos a cada variable, se procede a establecer los parmetros de funcionamiento de este. Estos serian ingresados de forma manual a la tabla de verdad generada por el software, la cual brinda por defecto las posibles combinaciones, de cada variable de entrada, con el fin de completar nica mente la respuesta del sistema (Fig. 10).
Fig. 10. Ventana para completar Tabla de verdad Posteriormente a la evaluacin de lo completado en la Figura 10, cerramos esta ventana y procedemos inicialmente a guardar el sistema ya evaluado, en la parte inferior izquierda (Fig. 9) y a analizar los resultados arrojados por el software.
Es aqu donde realizamos un estudio profundo, considerando las expresiones simplificadas que se conocen y teniendo como consideracin principal la eficiencia del circuito, de tal manera que de este se extraiga toda la informacin de inters.
Para nuestro caso en particular se eligi trabajar con la suma de productos (Fig. 11).
Fig. 11. Ventana Expresin SOP Simplificada
En la ventana actual (Fig. 11), se ve a simple vista la ecuacin simplificada de la SOP pero esta herramienta no solo muestra la ecuacin, tambin brinda al usuario informacin referente a el mapa de Karnaugh, la solucin en (Nand / Nor) para diseo de circuitos y la opcin de visualizar el esquemtico de dicha expresin booleana.
De toda esta informacin brindada por el software, actualmente solo es de inters observar la ecuacin simplificada (Fig. 11) y el diagrama de Karnaugh de esta (Fig. 12). En esta se pueden ver clara mente los grupos de unos tomados para determinar la ecuacin simplificada de la figura 11, adems de permitir al usuario observar un segundo diagrama que certifique la correcta ejecucin del software.
Fig. 12. Mapa de Karnaugh Tutorial.
Universidad de Antioquia. Jaramillo Cesar, Quintero David. Aplicacin de los Mapas de Karnaugh Display 7 Segmentos 4 III. PRACTICAS DE APRENDIZAJE A. Nmeros del 0 al 9 Display 7 Segmentos
El objetivo fundamental de la prctica es observar como a travs de los diagramas de karnaugh, mejoran o se simplifican los circuitos de tipologa combinacional (para este caso). Adems de continuar desarrollando habilidades en el manejo de puertos digitales de la placa de entrenamiento arduino. Para ello se tomo el problema de la prctica anterior, el cual expone el siguiente:
Se busca que en un display de 7 segmentos se muestren los nmeros del 0 al 9. Estos valores sern ingresados al microcontrolador a travs de 4 switches. En vista de que existen 16 posibles combinaciones de entrada para el sistema, se especifica que para valores de entrada del 10 al 15 se muestre en el display una letra E que significara error en el cdigo de entrada. Las combinaciones de cada una de las 4 entradas equivale a un bit, por lo que al tener todos los switches apagados en el display aparecera el numero 0.
La tabla de verdad (Tabla 2), describe los parmetros asociados al problema planteado anteriormente.
Tabla de Verdad 7 Segmentos nodo Comn s4 s3 s2 s1 a b c d e f g 0 0 0 0 0 0 0 0 0 0 1 0 0 0 1 1 0 0 1 1 1 1 0 0 1 0 0 0 1 0 0 1 0 0 0 1 1 0 0 0 0 1 1 0 0 1 0 0 1 0 0 1 1 0 0 0 1 0 1 0 1 0 0 1 0 0 0 1 1 0 0 1 0 0 0 0 0 0 1 1 1 0 0 0 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 0 1 0 0 1 0 1 0 0 1 1 0 0 0 0 1 0 1 1 0 1 1 0 0 0 0 1 1 0 0 0 1 1 0 0 0 0 1 1 0 1 0 1 1 0 0 0 0 1 1 1 0 0 1 1 0 0 0 0 1 1 1 1 0 1 1 0 0 0 0 Tabla. 2. Tabla de Verdad Display 7 Segmentos nodo Comn. Para dar solucin a este problema, se utilizara el software BOOLE-DEUSTO. Este generara para cada salida del microcontrolador una ecuacin booleana simplificada asociada. Desde un punto de vista terico, este puede llegar hacer un software que entorpece el aprendizaje, pero al vernos en una situacin prctica, este adems de agilizar procesos operativos nos brinda seguridad necesaria para garantizar un adecuado funcionamiento.
Siguiendo los pasos propuestos en el tutorial de este documento y considerando los datos suministrados por la tabla 2 se obtienen los siguientes resultados.
Universidad de Antioquia. Jaramillo Cesar, Quintero David. Aplicacin de los Mapas de Karnaugh Display 7 Segmentos 5
Usando las ecuaciones simplificadas ligadas a caga segmento del display, se desarrollo el siguiente cdigo:
/* Aplicacin de los Mapas de Karnaugh Display 7 Segmentos (Practica 3) Lab de Electronica Digital */ //Nombrar Variables //Switches int sw_1= 10; int sw_2= 11; int sw_3= 12; int sw_4= 13; //Salidas 7 Segmentos int Seg_a= 3; int Seg_b= 4; int Seg_c= 5; int Seg_d= 6; int Seg_e= 7; int Seg_f= 8; int Seg_g= 9; boolean s1,s2,s3,s4; boolean a,b,c,d,e,f,g;
void setup()//porcion de codigo q solo se ejecuta 1 vez { //indicamos las entradas y salidas digitales pinMode(sw_1,INPUT); pinMode(sw_2,INPUT); pinMode(sw_3,INPUT); pinMode(sw_4,INPUT); pinMode(Seg_a,OUTPUT); pinMode(Seg_b,OUTPUT); pinMode(Seg_c,OUTPUT); pinMode(Seg_d,OUTPUT); pinMode(Seg_e,OUTPUT); pinMode(Seg_f,OUTPUT); pinMode(Seg_g,OUTPUT); }
Universidad de Antioquia. Jaramillo Cesar, Quintero David. Aplicacin de los Mapas de Karnaugh Display 7 Segmentos 6
Despus de Compilar el cdigo (Verificar), pasamos a realizar el montaje del sistema estudiado. De igual manera que con la formulacin del problema, se hace uso tanto de la lista de componentes, como del montaje final (Fig. 13).
Los materiales que necesitamos son: 7 resistores de 150 y 4 resistores de 10k 1 display 7 segmentos (nodo comn) 4 switches Placa Arduino
Fig. 13. Esquemtico Display 7 Segmentos. IV. CONCLUSIONES
Las herramientas de simplificacin booleana son de gran utilidad, al momento de buscar la expresin mnima de cualquier circuito. El software BOOLE-DEUSTO, es una herramienta acadmica muy amigable y completa. Se pueden aplicar teoras booleanas a cdigos extensos, para reducir as su volumen. Realizar una prctica de aprendizaje con arduino ahorra tiempo y costos, ya que este tiene de fbrica los requerimientos mnimos de funcionamiento montados en su placa. V. WEBGRAFIA