Académique Documents
Professionnel Documents
Culture Documents
RESUMEN
En la siguiente prctica de laboratorio se observa el funcionamiento de los MOSFET de
enriquecimiento los cuales estn contenidos en el circuito integrado 4007 del cual se
anexa la respectiva hoja de datos en el apartado final.
Se construyeron distintos circuitos para as demostrar las caractersticas beneficiosas del
4007, aunque este chip no es muy utilizado en el mundo real para aplicaciones tiles es
bueno para efectos de prctica ya que es perfecto para este mbito.
Algunas desventajas del chip 4007 que es demasiado frgil elctricamente se debe tener
un cuidado extremo al aplicar la tensin que se nos piden en cada tarea de este
laboratorio.
En el recorrido de este laboratorio nos daremos cuenta que el MOSFET tiene diferentes
funciones y que no solamente es un transistor sino que puede llegar a usarse como un
diodo o un inversor.
ELC-115
INTRODUCCIN
MOSFET son las siglas de Metal Oxide Semiconductor Field Effect Transistor. Consiste
en un transistor de efecto de campo basado en la estructura MOS. Es el transistor ms
utilizado en la industria microelectrnica. Prcticamente la totalidad de los procesadores
comerciales estn basados en transistores MOSFET.
Un transistor MOSFET consiste en un sustrato de material semiconductor dopado en el
que, mediante tcnicas de difusin de dopantes, se crean dos islas de tipo opuesto
separadas por un rea sobre la cual se hace crecer una capa de dielctrico culminada por
una capa de conductor. Los transistores MOSFET se dividen en dos tipos fundamentales
dependiendo de cmo se haya realizado el dopaje:
Los MOSFET no tienen los problemas de los fenmenos de ruptura secundaria que
tienen los BJT, pero tienen problemas de descargas electrostticas, por lo que su manejo
requiere de cuidados especiales. Adems es muy difcil protegerlos bajo condiciones de
falla por corto circuito.
El transistor MOSFET tiene tres estados de funcionamiento:
Estado de corte
Conduccin lineal
Saturacin
ELC-115
Figura 1
El circuito de la figura 1 es un MOSFET conectado como un diodo ya que la compuerta
est unida al drenaje. La resistencia R ser cambiante ya que para esta prctica se debe
variar y as ver el comportamiento del circuito NMOS.
Subtarea 1b Tensin de umbral y parmetro de proceso de PMOS (Figura 2)
En la figura 2 se muestra el circuito PMOS que al igual que el circuito NMOS est
conectado como un diodo y tambin la resistencia ser variable no quiere decir que sea
un potencimetro, sino que pondremos resistencias de diferentes valores.
Figura 2
Tarea 2
Compuerta Inversora CMOS (Figura 3)
ELC-115
Figura 3
En el circuito de la figura 3 nos podemos dar cuenta que como lo mencionamos en el
resumen el MOSFET tambin puede funcionar como una compuerta lgica en este caso
una compuerta inversora.
Tarea 3
Caractersticas de retardo ideales de compuerta inversora (Figura 4)
Figura 4
En el circuito de la figura 4 se muestra un arreglo de transistores MOS los cuales
funcionan como una compuerta NOT, sabemos que cuando Vin es 5V entonces Vout
ser una salida de tensin bajo y viceversa, cuando Vin es 0V entonces Vout ser una
salida de tensin alto. El funcionamiento es igual que el del circuito de la figura 3 con la
diferencia que este es un comportamiento ideal.
ELC-115
VDS (V)
6
5.45
5.3
4.9
4.55
4.25
4
3.6
3.41
2.65
Id (V)
1.27E-02
9.93E-03
9.08E-03
7.53E-03
6.48E-03
5.30E-03
4.12E-03
3.22E-03
2.62E-03
1.05E-03
Id [mA]
18.2
15.25
12.34
9.62
7.25
4.6
2.75
1.28
0.26
0.02
ELC-115
7.25 mA=K n
W
2
( 6.4V t ) ]
L[
Ecuacin 2.
Io vs Vi
3.50E-03
3.00E-03
2.50E-03
2.00E-03
1.50E-03
1.00E-03
5.00E-04
0.00E+00
-5.00E-04
10
12
14
Vo vs Vi
12
10
8
6
4
2
0
Vi
Vo
10.81
0.492
1.01
1.53
2.07
2.553
3.053
3.492
4.06
10.69
10.74
10.7
10.4
9.7
8.39
6.18
0.604
Id
0.00E+0
0
0.00E+0
0
5.80E-06
3.20E-05
2.40E-04
8.23E-04
1.77E-03
2.84E-03
2.78E-03
10
12
14
ELC-115
4.53
5.09
5.51
6.02
6.56
7.08
7.52
8.05
8.5
9.05
0.394
0.267
0.206
0.15
0.106
0.0739
0.0507
0.0283
0.013
0.0017
9.51
10
10.53
11.08
11.5
12.1
12.2
2.48E-03
2.12E-03
1.86E-03
1.55E-03
1.23E-03
9.30E-04
6.87E-04
4.15E-04
2.05E-04
3.06E-05
0.00E+0
0
0.00E+0
0
0.00E+0
0
0.00E+0
0
-2.16E05
-1.13E04
-1.32E04
ELC-115
QN en corte.
Comprendida del origen al punto A y el voltaje de salida se mantiene constante
en VDD esto se distingue en la grfica hasta los primeros 2V.
QN en saturacin y QP en la regin trodo.
sta es la zona comprendida entre el punto A y B.
QN y QP en saturacin.
sta es la zona comprendida entre el punto B y C.
QN en la regin trodo y QP en saturacin.
sta es la zona comprendida entre el punto C y D.
QP en corte.
Por ltimo la zona cuando PMOS est en corte, sta es la zona comprendida
entre el punto D y VDD. La tensin de salida se mantiene casi constante en V= 0V. Se
distingue en la grfica entre Vin= 8V y Vin =10V.
Para determinar los mrgenes de ruido del inversor con un VDD=10V se tiene que los
valores de la tensin altos y bajos nominales segn el experimento son:
V OH =V DD=10 V
V OL=0 V
La tensin de entrada mnima que el inversor aceptara como un uno lgico se calcula de
la siguiente manera:
1
1
V iH = ( 5 V DD2 V t ) = ( 5(10)2( 1.9) ) =5.8V
8
8
La tensin mxima que se acepta como cero lgico ser:
1
1
V iL= ( 3V DD +2 V t ) = ( 3 ( 10 ) +2(1.9) )=4.2V
8
8
ELC-115
(Figura 5)
(Figura 6)
ELC-115
Inversores en cascada, cada uno con una capacitancia de salida de 10pF, aplicamos un
pulso con 20ns de tiempo de subida y tiempo de cada y un periodo de 100ns.
Figura 9
Figura 10 grafico azul es el V1, verde tensin en nodo 3 y rojo tensin en nodo 5(Vout).
ELC-115
Figura 12
tdHL = 50ns
tdLH = 50ns
CONCLUSIONES
ELC-115
ELC-115
BIBLIOGRAFIA
1- Sedra. Circuitos Microelectrnicos, Quinta edicin. McGraw-Hill Interamericana,
2006.
3- http://ocw.ehu.es/ensenanzas-tecnicas/electronica-general/teoria/tema-7-teoria