Universidade Federal de Campina Grande UFCG

Departamento de Engenharia Eltrica DEE

Arquiteturas de Sistemas Digitais 2010.1
Data: 12/07/2010
Aluno:____________________________________________________ Matricula:_________
REPOSIO DA PRIMEIRA AVALIAO ESCOLAR
1. Escreva uma descrio em Verilog de um contador
Johnson com 8 (oito) sadas S0 a S7.
O circuito possui uma entrada de clock e uma entrada
de reset assncrono. Como exemplo, abaixo a tabela
de um contador Johnson com 5 sadas.
Dica: Registrador de deslocamento

Estados

Contagem

2. Projete e descreva em Verilog uma mquina de estados com uma entrada Din e uma sada Val. A sada Val deve
indicar a ocorrncia da seguinte sequncia de fatos: A entrada din foi zero em uma borda de clock. Aps isso, Din
pode ter qualquer valor nas prximas 8 bordas de clock e ter valor 1 na borda seguinte. (2.0)
3. Porque o processador em estudo s pode ter instrues que se realizam em um nico ciclo de clock? (2.0)
4. Acrescente a instruo SLT (seta se menor que) ao processador em estudo. O formato da instruo SLT RD, RA,
RB e a operao realizada R[DR] 1 se R[SA] < R[SB].
Utilize 0000100 como opcode para esta instruo. Indique as alteraes na unidade de controle e na Unidade
Funcional (desenhe o circuito com as alteraes). As figuras com o datapath e os detalhes da unidade de controle e
das instrues esto em anexo. Dica. Utilize subtrao e os bits de estado (2.0)
5. Simule manualmente para o processador estudado a seguinte sequncia de instrues, assumindo que cada
registrador contm um valor igual ao seu ndice, ou seja, R0 contm 0, R1 contm 1, e assim por diante:
Instruo
ADD R0, R1, R2
SUB R3, R4, R5
SUB R6, R7, R0,
ADD R0, R0, R3
SUB R0, R0, R6
ST R7, R0
LD R7, R6
ADI R0, R6, 2
ADI R3, R6, 3

Valores alterados aps o clock

Flags Z, N

Indique para cada instruo o contedo dos registradores ou de qualquer posio de memria que tenha sido
alterado e o valor dos flags Z e N, preenchendo a tabela.

Figuras: