Ministerul Educaiei al Republicii Moldova

Universitatea Tehnic a Moldovei

Catedra Calculatoare

Raport
La lucrarea de laborator 1
La disciplina: Analiza i Sinteza Dispozitivelor Numerice

Varianta 11

A efectuat:

st. gr. C-141 Tutunaru Dan

Crbune Viorel

A verificat:

Chiinu 2015

Scopul lucrrii:
Studierea practic i cercetarea procesului de sintez a circuitelor logice combinaionale.
Consideraii teoretice:
Orice circuit logic se caracterizaz prin natura semnalelor de intrare, a celor de ieire, pron
clasele de funcii intrare-ieire i prin natura prelucrrilor de date ce au loc n structura sa intern.
Circuitele logice se mpart n 2 clase:
- cominaionale
- secveniale
Un circuit logic combinaional (CLC) se caracterizeaz prin aceea c starea ieirilor sale
la un moment dat depinde numai de starea intrrilor sale n acest moment. legtura ntre starea
intrrilor i starea ieirilor circuitului este dat de funciile de transfer ale acestuia, denumite n
acest caz funcii de comutare, care sunt funcii booleene(logice).
CLC este circuitul care are n intrri (x1,x2,x3,,xn) i m ieiri (y1,y2,y3,,ym) la care ieirile
(x1,x2,x3,,xn)
y2= pot fi exprimate numai n dependen de variabilele de intrare:
y1=f1f2(x1,x2,x3,,xn)
...
ym=fm(x1,x2,x3,,xn)
Pentru c n acest model matematic nu intervin ca variabile independente timpul i nici mrimile de ieire, rezult, c n structura sa un CLC nu prezint circuite de
memorie i nici legturi de reacie.
Sinteza unui CLC se efectuiaz n urmtoarele etape:
- descrierea necesitilor ce trebuie s le rezolve circuitul combinaional (prin
text, desen, diagrame)
- reprezentarea acestei descrieri sub forma unui table de adevr;
- deducerea funciilor logice i minimizarea acestora;
- implimentarea acestor funcii minimizate sub forma unor reele de comutare
prin intermediul circuitelor integrate;
Tabelul de adevr conine n+m coloane i 2n rnduri. Fiecare rind al
tabelului reprezint una din combinaiile posibile ale valorilor variabilelor i valorile funciilor
pentru combinaia respectiv.
Implimentarea funciilor logice minimizate sub forma reelelor de comutare poate fi
realizat n forma canonic disjunctiv (I/SAU), n forma canonic conjunctiv (SAU/I) sau n
orice alt form normal, adic I-NU/I-NU, SAU/I-NU, SAU-NU/SAU, I/SAU-NU, INU/I, SAU-NU/SAU-NU.
Trecerea de la o form normal la alta se efectuiaz prin utilizarea succesiv a formelor
lui De Morgan, avnd iniial forma canonic disjunctiv normal (I/SAU) i forma conjunctiv
normal (SAU/I) a funciei.

Mersul lucrrii:

1. Se efectuiaz minimizarea funciilor logice y1i y2. Pentru ambele funcii se efectuiaz
sinteza circuitului logic n setul de elemente I-NU.
2. Funcia y1 si y2 se reprezint n form disjunctiv normal perfect. Pentru forma
disjunctiv normal perfect se efectuiaz sinteza circuitul logic n setul de elemente I-NU
3. Funcia y2 se reprezint n toate cele 8 forme normale.

Varianta pentru ndeplinire(11):

y1=v(1,2,4,5,8,9,10,12,13,14)
y2=v(3,4,5,7,8,9,11,12,13)
Tabelul de adevar:

0
1
2
3
4
5
6
7
8
9
1
0
1
1
1
2
1
3
1
4
1
5

X
3
0
0
0
0
0
0
0
0
1
1

X
2
0
0
0
0
1
1
1
1
0
0

X
1
0
0
1
1
0
0
1
1
0
0

X
0
0
1
0
1
0
1
0
1
0
1

Y
1
0
1
1
0
1
1
0
0
1
1

Y
2
0
0
0
1
1
1
0
1
1
1

1 0 1 0 1 0
1 0 1 1 0 1
1 1 0 0 1 1
1 1 0 1 1 1
1 1 1 0 1 0
1 1 1 1 0 0

Black-1
Red-2
Blue-3
Brown-4
Orange-5

Black-1
Red-2
Blue-3
Brown-4

Pentru Y1

y1 ( x3 x1 ) ( x2 x1 ) ( x1 x0 ) ( x3 x1 x0 ) ( x2 x1 x0 ) si sau
y1 ( x3 x1 ) ( x2 x1 ) ( x1 x0 ) ( x3 x1 x0 ) ( x2 x1 x0 ) si nu / si nu
y1 ( x3 x1 )( x2 x1 )( x1 x0 )( x3 x1 x0 )( x2 x1 x0 ) sau / si nu
y1 ( x3 x1 )( x2 x1 )( x1 x0 )( x3 x1 x0 )( x2 x1 x0 ) sau nu / sau

Pentru

Y2

y2 ( x3 x1 ) ( x2 x1 ) ( x3 x2 x0 ) ( x3 x1 x0 ) si sau
y2 ( x3 x1 ) ( x2 x1 ) ( x3 x2 x0 ) ( x3 x1 x0 ) si nu / si nu
y2 ( x3 x1 )( x2 x1 )( x3 x2 x0 )( x3 x1 x0 ) sau / si nu
y2 ( x3 x1 )( x2 x1 )( x3 x2 x0 )( x3 x1 x0 ) sau nu / sau

Circuit logicFDMpentru funcia y1 n setul I-SAU:

Diagrama in timp FDM pentru funciile y1 i y2 n setul I-NU/I-NU:

Minimizarea funciei y1(FCM):Minimizarea funciei y2 (FCM):

Black-1
Red-2
Yellow-3

Black-1
Red-2
Yellow-3
Funcia y1 , y 2 n FCM

y1 ( x3 x2 ) ( x3 x2 x1 ) ( x3 x2 x1 x0 ) si sau
y1 ( x3 x2 ) ( x3 x2 x1 ) ( x3 x2 x1 x0 ) si nu / si nu
y1 ( x3 x2 ) ( x3 x2 x1 ) ( x3 x2 x1 x0 ) sau / si nu
y1 ( x3 x2 ) ( x3 x2 x1 ) ( x3 x2 x1 x0 ) sau nu / sau

y 2 ( x1 x0 ) ( x3 x2 x1 ) ( x3 x2 x1 ) si sau
y 2 ( x1 x0 ) ( x3 x2 x1 ) ( x3 x2 x1 ) si nu / si nu
y 2 ( x1 x0 ) ( x3 x2 x1 ) ( x3 x2 x1 ) sau / si nu
y 2 ( x1 x0 ) ( x3 x2 x1 ) ( x3 x2 x1 ) sau nu / sau

Concluzie:

Efectund lucrarea data am studiat i am cercetat procesul de sintez a circuitelor logice

combinaionale. Pentru a ndeplini scopul lucrrii, am efectuat minimizarea funciilor propuse n
variant prin intermediul diagramelor Karnaugh. Aceast metod mi-a facilitat minimizarea
funciilor. De asemenea am studiat formele normale conjunctive i disjunctive perfecte, pentru
forma disjunctiv perfect de asemenea am studiat circuitul logic combinational.
De asemenea n rezultat am obinut noi cunotine i am obinut noi deprinderi de lucur
cu programul LogicWorks, unde am icreat schemele logice combinaionale, tot acest program
mi-a permis eventual studierea practic a circuitelor obinute.