Académique Documents
Professionnel Documents
Culture Documents
Computador
Mdulos de E/S
Dispositivos de memoria secundaria
Equipo de comunicaciones
Terminales
CPU
Computadora
E/S
Bus del
Sistema
Memoria
Registros
Unidad
Aritmtica
Lgica
CPU
Interconexin
Interna del CPU
Unidad
De Control
Unidad
De control
Registros
ALU
Registros
10
11
12
13
Ciclo de Instruccin
Ciclo de captacin (Fetch):
PC cede a AR la direccin de la prxima instruccin a ser
captada
El procesador capta la instruccin desde la memoria para
cargar a IR y PC se incrementa
El procesador decodifica e interpreta la instruccin y
realiza la ejecucin segn requerimientos: MRI, RRI y PRI
14
Ciclo de instruccin
Ciclo de ejecucin:
Ejecucin procesador-memoria: Transferencia de datos entre
CPU y memoria principal
Ejecucin procesador-registro: Interaccin entre procesador y
registros internos, sin participacin de la memoria
Ejecucin procesador-E/S: Transferencia de datos entre CPU y
perifrico
Procesamiento de datos: Operaciones aritmticas o lgicas
Control: Alteracin de la secuencia de instrucciones (salto)
15
El ciclo de instruccin
Captacin
Interrupcin
Indirecto
Ejecucin
16
Captacin
de instruccin
Alcacenamiento de
operando
Captacin
del operando
Varios
operandos
Clculo de la
direccin de
la instruccin
Decodificacin
de la operacin
de la instruccin
Instruccin completada
Captar la siguiente instruccin
Clculo de la
direccin del
operando
Varios
operandos
Operacin
con datos
Clculo de la
direccin del
operando
Cadena o vector
de datos
17
Ciclo de
instruccin e
interrupcin
18
Ejemplo:
Ejecucin
de
Instrucciones
Memoria
300
1940
301
302
5941
2941
940
941
Memoria
AC
300
301
1940
5941
301
0003
IR
302
2941
1940
0003
940
0003
0002
941
0002
300
1940
Memoria
300
301
302
5941
2941
940
941
0003
0002
1940
Memoria
PC
AC
IR
Paso 3
IR
300
301
1940
3 0 12
0005
302
5941
2941
5941
940
0003
3+2=5
941
0002
AC
IR
Paso 4
Memoria
300
1940
301
Memoria
5941
302
0005
PC
AC
300
301
302
2941
2941
IR
302
940
0003
940
0002
941
Paso 5
AC
Paso 2
Paso 1
941
PC
Paso 6
1940
5941
2941
PC
AC
IR
0003
0002
20
Instrucciones
del
Computador
21
Transferencia
en
bus nico
22
Estructura
del
Computador
Bsico
23
Modos de Direccionamiento
Inmediato
Directo
Indirecto
Registro
Registro Indirecto
Desplazamiento (Indexedo)
Stack
24
Modos de Direccionamiento
Direccionamiento Inmediato
25
Modos de Direccionamiento
Direccionamiento Directo
26
Modos de Direccionamiento
Direccionamiento Indirecto
27
Modos de Direccionamiento
Direccionamiento de Registro
28
Modos de Direccionamiento
Direccionamiento Indirecto con Registro
29
Modos de Direccionamiento
Direccionamiento con Desplazamiento
30
Interrupciones
Mecanismo por el cual otros mdulos
pueden interrumpir la normal secuencia de
procesamiento.
Mdulos:
Programa: overflow, division entre cero
Timer: generado por el reloj interno del
procesador en ambientes multitarea
I/O: desde el controlador I/O
Error de hardware: error de paridad de la
memoria
31
Ciclo de Interrupcin
Es una implementacin de hardware de
una transferencia de programa y salva la
direccin de retorno de la siguiente
instruccin.
Al activarse una bandera, el computador
deja la ejecucin de instrucciones para
ocuparse de la transferencia de entrada o
salida
32
Ciclo de Interrupcin
Es un aadido al ciclo de interrupcin
El procesador verifica posible interrupcin, indicado por una
seal de interrupcin
Si no hay interrupcin, captura la siguiente instruccin
Si hay interrupcin:
Suspende la ejecucin de la secuencia del programa
Guarda el contexto
PC se carga con la direccin de inicio de la rutina de
interrupcin
Se procesa la interrupcin
Restaura el contexto y contina con la secuencia
33
interrumpida
Indireccin
Captacin
de
instruccin
Indireccin
Alcacenamiento de
operando
Captacin
del operando
Varios
resultados
Varios
operandos
Clculo de
de la
la
Clculo
direccin de
de
direccin
instruccin
la instruccin
Decodificacin
de la
la operacin
operacin
de
de la instruccin
Clculo de la
direccin del
operando
Instruccin completada
Captar la siguiente instruccin
Operacin
con datos
Clculo de la
direccin del
operando
Comprobacin de
de
cin
interrupcin
Interrupcin
No
interrupcin
34
35