FAN 3d AND) Le Simbol Grafik Logika A.1 STANDAR IEEE Apendiks ini memberikan pandangan sekilas mengenai standar IEEE yang baru bagi simbol grafik untuk fungsi-fungsi logika. Standar ini berupa suatu bahasa simbolik untuk menggambarkan hubungan antara setiap input dan setiap output pada sebuah sirkuit digital tanpa menunjukkan secara eksplisit bagaimana sirkuit tersebut disusun secara internal. Standar baru tersebut mempromosikan penggunaan simbol outline bujur sangkar (rectangular outline) sebagai simbol yang diutamakan tetapi juga me- mungkinkan, bagi beberapa tujuan tertentu, penggunaan simbol bentuk-bentuk istimewa (distinctive-shape) tradisional. 442Simbol Grafik Logika 443 Generat qualifying symbol / —) Output Pes — Qualitying symbols relating inputs ‘and outputs Gambar A-1 Simbol logika umum A.2 KOMPOSISI SIMBOL Komposisi umum suatu simbol logika diperlihatkan pada Gambar A-1. Dimensi outline bujur sangkar bersifat arbriter. Arah normal suatu arus sinyal adalah dari kiri ke kanan, kecuali jika ditunjukkan sebaliknya oleh kepala anak panah yang dilekatkan pada baris sinyal yang berhubungan. Simbol grafik yang digabungkan dengan satu atau lebih simbol-simbol penentu (qualifying symbol), yang diklasifi- kasikan sebagai (1) simbol penentu umum dan (2) simbol penentu yang berhu- bungan dengan input dan output. Simbol penentu umum (general qualifier) digunakan untuk menunjuk- kan fungsi logika yang diterapkan oleh suatu piranti dan ditempatkan di dekat pusat paling atas suatu simbol grafik seperti diperlihatkan pada Gambar A-1. Contoh simbol penentu umum yang termasuk standar baru diberikan pada Tabel A.1. Kemungkinan posisi bagi simbol penentu yang berhubungan dengan input dan output dinyatakan dengan* pada Gambar A-1. Seperti kita lihat, simbol penentu ini dapat ditempatkan baik di luar maupun di dalam simbol grafik. Contoh simbol penentu semacam ini diberikan pada Tabel A.2 dan A.3.444 Pengantar Organisasi Sistem Komputer ss O _ _e_eeee—c0Q0qV—V_VDE ‘TABEL A.l SIMBOL PENENTU UMUM Symbol Description ‘Comments & AND 21 OR Symbol indicates that to perform an OR function, at least one active input is needed to produce an active output. XOR Equivalence 1 Single input ‘The one input must be active XY Code converter For example, decimal/BCD. BCD/excess- 3, and binary/seven-segment code con- verter. 2k Even element ‘An even number of inputs must be active to produce an active output, for ex- ample, an even-parity generator. m+! ‘Odd element ‘An odd number of inputs must be active to activate the output, for example, an ‘odd-parity generator. MUX Multiplexer come Comparator i Adder n Multiplier SRGm Shift register ‘m designates the length of the register. CTRm Counter 1m designates the number of bits. Hence, : the count sequence consists of 2" states. RCTRm Ripple counter Count sequence length = 2", CTR DIV m Synchronous counter. Count sequence length = m. ROM Read-only memory RAM Random-access read/ ‘wnte memory Suatu diagram logika sirkuit dapat digambarkan secara lebih kompak de- ngan menggunakan atau menempelkan outline simbol (misalnya, dibagi ber- sama antarelemen), seperti diperlihatkan pada Gambar A-2. Pada umumnya, suatu baris umum yang searah dengan baris arus sinyal, seperti pada bagian (a) gambar tersebut, menunjukkan_bahwa tidak ada hubungan fungsional antara piranti-piranti yang saling berbagi baris tersebut. Sebaliknya, baris umum yang tegak lurus dengan arah baris arus sinyal, seperti pada bagian (b), menun- jukkan bahwa minimal ada satu hubungan logika antara piranti-piranti yang saling berbagi baris tersebut. Dalam hal ini, simbol penentu dapat ditempatkan pada salah satu atau kedua sisi baris umum, seperti diperlihatkan pada bagian (c). (Pethatikan bagaimana simbol penghubungSimbol Grafik Logika 445 ABEL A2 SIMBOL PENENTU BAGI MASUKAN (INPUT) DAN KELUARAN (OUTPUT) Symbol Description Comments ~~ | Logic negation ‘An external O produces an internal 1. at the input Logie negation ‘An internal 1 produces an external 0. Tad ' 1 Ah ob 1 ' 1 1 ' t ' ' at the output Active-LOW ‘input Active-LOW output Dynamic input Dynamic input with negation Active-LOW dynamic input Internal connection Negated internal connection contents —ef pane a {input is active on the transition from (external) 0 to (external) 1. Input is active on the transition from (external) 1 to fexternal) 0. Input is sctive on the transition from (external) high to (external low. ft side produces a 1 on the right side. ‘A.1 on the left side produces #0 on the right side. Tabel A.2) digunakan pada Gambar A-2(c) untuk menunjukkan hubungan lo- gika]. Jika sebuah simbol grafik menggambarkan sejumlah piranti yang sama maka satu simbol penentu tunggal (umum) cukup untuk menandai fungsi logika yang diterapkan oleh semua piranti tersebut. Misalnya, simbol yang diperlihatkan pada Gambar A-3(a) menunjukkan sebuah pembalik heksadesimat-{hex in-446 Pengantar Organisasi Sistem Komputer TABELA3_ SIMBOL PENENTU DI DALAM OUTLINE ‘Symbol Deseription Comments Postponed output | The output changes when the input initat (causing) the change returns to its initial state, for example, a pulse-triggered (master-slave) --. flip-flop, EN | Enable inpur Shiftright input m= 1, 2,3,ete,, designates the number of bit —f+m positions that will be right shifted when the input is activated +m | shitetete pur [77 | countup input m=1,2,3,ete,, designates the smount by —im which the content of the device is increased Count-down input Greater-than input of a comparator Less than input of a comparator Equal input of 6 comparator Content-setting input Data inputs when the input 1s activated. When the input is activated, the content of the ‘element (for example, a counter or 2 register) will take on the valve m, Inputs typically associated with bistable devicesSimbol Grafik Logika 447 fs equivalent to {2} No functional relation between devices is equwvalent to (b) At least one logical connection : 2 isequwalentto 3 (c) Qualsfying symbols for specifi logical connections Gambar A-2 Outline yang ditempelkan (a) Hex inverter {b) Quad two-input NOR gates Gambar A-3_ Konfigurasi sebuah gerbang448 Pengantar Organisasi Sistem Komputer commen control element a \ le » 's equivaient to bey Gambar A-4 Blok kendali umum verter), suatu piranti (sirkuit terpadu) yang berisi enam inverter. Demikian juga elemen yang diperlihatkan pada Gambar A-3(b), menunjukkan suatu piranti yang berisi 4 gerbang NOR dua-input. Dalam contoh-contoh tersebut, simbol penentu tunggal menunjukkan bahwa setiap piranti paket tersebut men- jalankan fungsi yang sama. Input umum bagi lebih dari satu piranti dalam sirkuit dapat dikelompokkan dalam sebuah blok kendali umum, blok dengan notch yang diperlihatkan pada Gambar A-4. Seperti kita lihat, input a mempengaruhi setiap elemen di bawah kendali blok umum. Sewaktu sebuah input umum hanya mempengaruhi beberapa elemen di bawah kendali blok umum maka input ini harus ditunjukkan de- ngan notasi dependensi dengan cara yang akan dijelaskan kemudian. Kita juga dapat mengelompokkan output umum ke dalam sebuah elemen output umum, seperti diperlihatkan pada Gambar A-5. Elemen output umum digambarkan dengan baris ganda di bagian atasnya. Sebuah output umum tergan- tung pada semua elemen di atas blok output umum tetapi juga mungkin tergan- tung pada blok output umum. Konsekuensinya, seperti elemen-elemen lainnya, fungsi logika elemen output umum harus dinyatakan oleh suatu penentu umum. Pada Gambar A-5, elemen output umum menerapkan fungsi AND.A3 Simbol Grafik Logika 449 Common a ‘output element Gambar A-§ Element outline umum. NOTASI DEPENDENSI Notasi dependensi (dependency notation) merupakan dasar pokok bagi standar yang baru. Standar ini mendykung informasi yang disediakan oleh simbol penen- tu dengan menyatakan hubungan antara input dan output sehingga operasi logika suatu piranti dapat ditentukan seluruhnya dari simbol logika ini. Dari 11 jenis dependensi yang dinyatakan dalam standar tersebut, kita memilih hanya untuk memperkenalkan tiga dependensi: G (AND), C (control) dan M (mode). Ketiga jenis dependensi ini akan memungkinkan kita untuk meringkas pembahasan standar baru dengan menggunakan contoh nontrivial. Dependensi G (AND) Huruf G menunjukkan dependensi AND. Pada jenis dependensi ini, semua input atau output yang dinyatakan dengan Gm (dimana m adalah nomor identifikasi) di-AND-Kan dengan semua input atau output lainnya yang berlabel m. Lebih dari itu, jika dua input atau output dinyatakan dengan Gm maka mereka dihubungkan satu dengan lainnya oleh fungsi OR. Suatu contoh dependensi G dipelihatkan pada Gambar A-6. Karena input x, diberi label G1 maka ia di-AND-kan dengan x, karena input x, diidentifikasikan450 Pengantar Organisasi Sistem Komputer dengan label yang sama yaitu m = 1, Jika input x, diberi label 1 (garis di atas menunjukkan komplemen (negasi)], x; di-AND-kan dengan komplemen x). Demikian juga karena state internal baris output dinyatakan dengan G2 maka ia mempengaruhi x, karena x, juga diberi label 2. Akhirnya, karena input x, dan x, dinyatakan dengan G3 maka pertama-tama mereka akan di-OR-kan dan ke- mudian hasilkan di-AND-kan dengan x, yang berlabel m= 3. Dependensi C (control) Dependensi kontrol ditunjukkan dengan huruf C dan umumnya digabungkan dengan sebuah input clock. Pada jenis dependensi ini, jika state internal dari suatu input atau output yang dinyatakan dengan Cm adalah | maka input atau output lain yang berlabel m tidak dimungkinkan. Jika state internal dari input atau output Cm adalah 0 maka input atau output yang dipengaruhi oleh Cm akan tidak mungkin dan tidak mempunyai pengaruh pada fungsi suatu piranti. a - Tt aor .—| Xa 7 n—foa cep itecunaentc “| | xs—463 ™ & 3 Xe oa Gambar A-6 Dependensi GSimbo! Grafik Logika 451 x 41,20 21 20 Gambar A-7 Dependensi C Gambar A-7 memperlihatkan suatu contoh dependensi kontrol (yang dikombi- nasikan dengan dependensi G). Kita lihat bahwa input x, akan memilih input x, dan x, yang mempengaruhi input D ketika x, menjadi 1. Dependensi M (Modus) Dependesi modus dinyatakan dengan huruf M dan digunakan untuk menunjukkan bagaimana suatu fungsi-dari input atau output yang terpengaruh tergantung pada mode operasi suatu piranti. Dependensi M mempengaruhi input sama seperti dependensi C: Jika state internal suatu input atau output Mm adalah | maka input atau output yang berlabel m akan mungkin. Jika state internal dari input atau Gambar A-8 Dependensi M452 Pengantar Organisasi Sistem Komputer output Mm adalah 0 maka input yang berpengaruh akan tidak mempunyai penga- ruh pada fungsi elemen dan output yang berpengaruh akan diabaikan. Gambar A-8 memperlihatkan suatu contoh dependensi modus. Jika a = 1, modus 1 disusun sehingga output z akan menjadi | jika hanya isi suatu bagian (register atau counter, lihat Tabel A.3) sama dengan 13. Jika a= 0 maka output z akan menjadi | hanya jika isi elemen sama dengan 3. (Perhatikan bahwa | dalam CT =3 label). A.4 CONTOH KESIMPULAN Perhatikan piranti yang diperlihatkan pada Gambar A-9. Penentu umum, CTR- DIV 16, menunjukkan bahwa piranti tersebut merupakan suatu counter synchro- nous devide-by-16 (4 bit) (lihat Tabel A.1). Empat elemen di bawah blok kendali umum adalah identik (label 1, 5D muncul hanya satu kali) dan menunjukkan empat flip-flop, yang merupakan jenis D. Empat input pada flip-flop D +n baris, Load (LD) ke dalam blok kendali umum yang menunjukkan bahw.. tersebut mempunyai kemampuan load paralel. Clear (CL) sc = 0 | Load (LO): my { ctroivis | m2 3¢T = 1§}-———z c3 ca Clock (cP ———p 52 » Gambar A-9 Sinkronisasi empat bitSimbo! Grafik Logika 453 TABELA.4_TABEL FUNGSI BAGI COUNTER PADA GAMBAR A-9 tn) A ey rendah x x x Clear tinggi rendah x x Load tinggi tinggi atau b sami rendah Tidak berabah tinggi _tinggi__tinggi__tinggi_Increment Count_ Indikator dinamis pada input clock (CP) menunjukkan bahwWa input C5 adalah diaktifkan dengan transisi CP dari rendah ke tinggi. Dengan kata lain, flip-flop adalah edge-triggered positif. Label /2,3.4+ yang mengikuti CS berarti bahwa clock meningkatkan counter (+ berarti naik: lihat Tabel A.3) hanya jika M2, G3 dan G4 bernilai tinggi. Karena huruh C berarti dependensi kontrol maka setiap input yang berlabel dengan awalan 5 tergantung pada (sinkronisasi dengan) jam. Misalnya, label SCT =0 pada input clear (CL) berarti bahwa fungsi clear tergantung pada clock: yaitu, berupa sinkronisasi clear. Dengan demikian jika CL. rendah, counter di-reset menjadi 0 (CT = 0) pada edge positive-going pada CP. Demikian juga label SD pada input flip-flop menunjukkan bahwa flip-flop tersebut beroperasi dalam sinkronisasi dengan triggering edge dari clock. Counter mampupyai dua modus operasi. Jika LD rendah, counter dalam-mo- dus M1, dimana input data diload ke dalam flip-flop pada edge positive-going pada CP. (Angka 1 muncul dalam label 1.5D). Jika LD tinggi. counter dalam modus M2 dan akan dapat melanjuthan melalui serangkaian hitungan, yang menunjukkan bahwa G3 dan G4 juga tinggi Akhimya, penentu 3 CT = 15 berarti bahwa output = akan tinggi hanya jika G3 tinggi dan hitungannya adalah 15. Tabel A.4 mermgkas operasi suatu counter.