Eletrônica Digital

Flip Flop tipo RS Síncrono

Objetivos:
Comprovar o funcionamento do Flip Flop tipo RS síncrono levantando experimentalmente
sua tabela verdade.

Material utilizado

- Bastidor de Sistema de Treinamento em Eletrônica Digital (DeLorenzo);

- Módulo : FLIP FLOPs.
- Multímetro digital;
- Osciloscópio;
- Cabinhos de conexão.

Procedimento Experimental:

1) Conecte a placa; FLIP FLOPs no bastidor eletrônico digital.

1) Alimente o circuito com o pólo positivo +5V e o pólo negativo ao GND da placa.

2) Localize circuito do FLIP FLOP BÁSICO na placa experimental e conecte chaves

comutadoras às entradas S, R e CLOCK.

Figura 1
3) Conecte LEDs às saídas e do circuito

4) Variando os níveis lógicos de entrada conforme seqüência mostrada na tabela a seguir,

verifique o estado lógico das saídas através dos LEDs anotando os resultados obtidos.

Artur A. Vilares Filho 1

Eletrônica Digital

R S CK
0 1 1
0 0 0
1 0 0
1 1 0
0 1 0
0 0 1
1 0 1
0 0 0
0 1 0
1 1 0
1 0 0
1 1 1
1 1 0
0 0 1
1 0 1

5) Analise a tabela obtida e preencha a tabla a seguir.

CK R S +1
0 x x
1 0 0
1 0 1
1 1 0
1 1 1

6) Analise as tabelas dos itens 4 e 5 e escreva suas conclusões.

...........................................................................................................................................................................................
...........................................................................................................................................................................................
...........................................................................................................................................................................................
...........................................................................................................................................................................................
...........................................................................................................................................................................................
...........................................................................................................................................................................................
7) Faça uma análise do funcionamento do sinal de Clock e tire conclusões.

...........................................................................................................................................................................................
...........................................................................................................................................................................................
...........................................................................................................................................................................................
...........................................................................................................................................................................................
...........................................................................................................................................................................................
8) Compare os resultados obtidos neste experimento com os obtidos no experimento sobre FF
RS com portas lógicas e faça comentários.

...........................................................................................................................................................................................
...........................................................................................................................................................................................
...........................................................................................................................................................................................
...........................................................................................................................................................................................
...........................................................................................................................................................................................

Artur A. Vilares Filho 2