Vous êtes sur la page 1sur 3

Caracteristicas

Microcontrolador AVR de Alto desempeo y Bajo poder Avanzada Arquitectura RISC


131 Poderosas Instrucciones. La mayora se ejecutan en un solo ciclo. 32 Registros de proposito general de 8 bits. Operacin Enteramente Esttica. Rendimiento de hasta 16 MIPS a 16MHz. Multiplicador interno de 2 ciclos.

Memorias de Programa y de Datos no voltiles


16Kbits integrados de Memoria Flash Auto-Programable. Durabilidad de: 10,000 ciclos de Lectura/Escritura Seccin de Arranque Opcional con Bits Asegurados Independientes Programacin in situ por Programa de Arranque integrado al chip Verdaderas operaciones de Lectura-Escritura simultaneas. EEPROM de 512 Bytes. Durabilidad de: 10,000 ciclos de Lectura/Escritura Memoria SRAM interna de 1KBytes. Bloqueo de Programacin por Software de Seguridad Interfaz JTAG (Cumple con el standard IEEE 1149.1) Capacidades de Escaneo de Limites de Acuerdo al Standard JTAG Soporte de Depuracin On-Chip Programacin de Memorias Flash, EEPROM, fusibles y bits de bloqueo por JTAG

Microcontrolador De 8 Bits con 16K de memoria Flash programable in-situ ATmega16 ATmega16L

Caractersticas de los Perifricos


Dos Temporizadores/Contadores de 8bits con Preescaladores separados y modos de Comparacin Un Temporizador/Contador con Preescalador, Modo de Comparacin y Modo de Captura Contador en Tiempo Real con Oscilador Independiente Cuatro Canales PWM 8 Canales de Conversin A/D 8 Canales de una sola terminal 7 Canales diferenciales (solo en encapsulado TQFP) 2 Canales Diferenciales con Ganancia Programable a 1x, 10x o 200x Interface Two-Wire Dirigible a Bit Serial USART Programable Interface SPI Programable Master/Slave Watchdog (Perro Guardin) Timer con Oscilador Independiente Integrado Comparador Analgico integrado

Caractersticas Propias del Microcontrolador


Reseteo al Encender y Detector Programable de Fallo de alimentacin Oscilador Calibrado RC integrado Rutas de Interrupcin Internas y Externas Seis Modos de Descanso: Inactivo, Reduccin de Ruido ADC, Ahorro de energa, Apagado, En Espera y En Espera Extendido.

I/O y Encapsulados
32 Lineas de I/O Programables con Resistencias Pull-Up Programables. DIP de 40 pines, TQFP de 44 pines, QNF/MLF de 44 cojinetes.

Voltajes de Operacin
2.7 - 5.5V para el ATmega16L 4.5 - 5.5V para el ATmega16

Velocidades
0 - 8 Mhz para el ATmega16L 0 - 16 Mhz para el ATmega16

Consumos de Corriente @ 1MHz, 3V, 25C para el Atmega16L


Activo: 1.1 mA Inactivo: 0.35 mA Apagado: < 1 A

2466NAVR10/06

TRADUCCIN Juan Manuel Andrade. para Foros de Electrnica. http://www.forosdeelectronica.com juanministrador@gmail.com

Patillaje

Figura 1. Patillaje ATmega16


PDIP
(XCK/T0) PB0 (T1) PB1 (INT2/AIN0) PB2 (OC0/AIN1) PB3 (SS) PB4 (MOSI) PB5 (MISO) PB6 (SCK) PB7 RESET VCC GND XTAL2 XTAL1 (RXD) PD0 (TXD) PD1 (INT0) PD2 (INT1) PD3 (OC1B) PD4 (OC1A) PD5 (ICP1) PD6

TRADUCCIN Juan Manuel Andrade. para Foros de Electrnica. http://www.forosdeelectronica.com juanministrador@gmail.com

PA0 (ADC0) PA1 (ADC1) PA2 (ADC2) PA3 (ADC3) PA4 (ADC4) PA5 (ADC5) PA6 (ADC6) PA7 (ADC7) AREF GND AVCC PC7 (TOSC2) PC6 (TOSC1) PC5 (TDI) PC4 (TDO) PC3 (TMS) PC2 (TCK) PC1 (SDA) PC0 (SCL) PD7 (OC2)

TQFP/QFN/MLF
PB4 (SS) PB3 (AIN1/OC0) PB2 (AIN0/INT2) PB1 (T1) PB0 (XCK/T0) GND VCC PA0 (ADC0) PA1 (ADC1) PA2 (ADC2) PA3 (ADC3) (MOSI) PB5 (MISO) PB6 (SCK) PB7 RESET VCC GND XTAL2 XTAL1 (RXD) PD0 (TXD) PD1 (INT0) PD2

PA4 (ADC4) PA5 (ADC5) PA6 (ADC6) PA7 (ADC7) AREF GND AVCC PC7 (TOSC2) PC6 (TOSC1) PC5 (TDI) PC4 (TDO)

NOTA: El Cojinete inferior deber ir soldado a tierra.

Aviso Legal:

Los Valores Tpicos contenidos en esta hoja de datos estn basados en simulaciones y caracterizaciones otros microcontroladores AVR manufacturados con la misma tecnologa de proceso. Los valores Mnimos y Mximos estarn disponibles una vez que el dispositivo sea caracterizado.

ATmega16(L)
2466NAVR10/06

(INT1) (OC1B) (OC1A) (ICP1) (OC2)

PD3 PD4 PD5 PD6 PD7 VCC GND (SCL) PC0 (SDA) PC1 (TCK) PC2 (TMS) PC3

ATmega16(L)
Vista general
El Atmega16 es un microcontrolador CMOS de bajo consumo de 8-Bits basado en la mejorada arquitectura RISC AVR. Al ejecutar poderosas instrucciones en un solo ciclo del reloj alcanza desempeos aproximados de 1 MIPS por Mhz permitiendo al diseador del sistema optimizar el consumo de energa contra la velocidad de proceso Figura 2. Diagrama de Bloques
PA0 - PA7 VCC PC0 - PC7

Diagrama de Bloques

DRIVERS/BUFERS DEL PUERTO B

DRIVERS/BUFERS DEL PUERTO B

GND

INTERFASE DEL PUERTO A

INTERFASE DEL PUERTO C

AVCC
MULTIPLEXOR ADC INTERFASE ADC

TWI

AREF
CONTADOR DEL PROGRAMA APUNTADOR DE LA PILA TEMPORIZADORES Y CONTADORES OSCILADOR

FLASH DE PROGRAMA

SRAM

OSCILADOR INTERNO

XTAL1
REGISTROS DE INSTRUCCIN

REGISTROS DE PROPOSITO GENERAL

WATCHDOG TIMER

OSCILADOR

X
DECODIFICADOR DE INSTRUCCIN

XTAL2
CONTROL DEL MCU Y TIMER

Y Z

RESET

LINEAS DE CONTROL

ALU

UNIDAD DE INTERRUPCIN

OSCILADOR CALIBRADO INTERNO

AVR CPU

LGICA DE PROGRAMACIN

EEPROM

LGICA DE PROGRAMACIN

SPI

USART

+ -

INTERFASE DEL COMPARADOR

INTERFASE DEL PUERTO B

INTERFASE DEL PUERTO D

DRIVERS/BUFERS DEL PUERTO B

DRIVERS/BUFERS DEL PUERTO B

TRADUCCIN Juan Manuel Andrade. para Foros de Electrnica. http://www.forosdeelectronica.com juanministrador@gmail.com

PB0 - PB7

PD0 - PD7

3
2466NAVR10/06