Explorer les Livres électroniques
Catégories
Explorer les Livres audio
Catégories
Explorer les Magazines
Catégories
Explorer les Documents
Catégories
1H 15
SUPPORT DACTIVIT :
Platine de simulation
Problmatique : raliser un additionneur permettant les additions en binaire sur deux bits.
TRAVAIL DEMAND
1 Prparer votre compte-rendu de TP. 2 - partir de la table de vrit ci-contre, rechercher les quations de S (Somme) et de R (Retenue) en fonction de a et b.
a 0 0 1 1
b 0 1 1 0
S 0 1 1 0
R 0 0 0 1
Rappels sur laddition binaire : 0+0=0 0+1=1 1+0=1 1+1=10 (1+1=10 signifie : je pose 0 et je retiens 1 ; 1 est une retenue ).
3 - partir des quations prcdentes : - tracer le logigramme de ladditionneur. - tracer le schma contacts de ladditionneur. - tracer le schma lectrique de ladditionneur.
TP Additionneur 2 bits
Guide page 2 sur 2 4 Daprs le schma lectrique, le matriel (voir ci-dessous) tant hors nergie, procder la ralisation cble.
S1 Saru
S3
S5
S7
S2
S4
S6
NC
NO
S1
S3
S5
S7
NC
NO
TP Additionneur 2 bits