Vous êtes sur la page 1sur 1

BOUYSSI Mline

Filire ISA option SIR

Projet de fin d'tude : Implmentation de filtres sur circuit FPGA


Le but de ce Projet de Fin d'Etude est de programmer des filtres de compression en ondelettes sur un circuit FPGA grce au logiciel de conception Quartus II. Le circuit FPGA que nous utiliserons pour l'implmentation se trouve sur la carte lectronique DE2 d'Altera. Ce circuit a la particularit d'tre reconfigurable autant de fois qu'il est souhait, et c'est le logiciel Quartus II qui va permettre de le programmer. Ainsi, un fichier son ou une image reu en entre de la carte pourra tre compress et rediffus en sortie. Nous pourrons ensuite utiliser cette application pour dbruiter un fichier son ou liminer les impurets sur une image par exemple. Dans un premier temps, nous avons effectu une premire approche de simulation sous Matlab simulink, le but tant de valider le bon fonctionnement de la programmation sur simulink pour pouvoir ensuite implmenter, dans un deuxime temps, le programme sous DSP Builder. Cette toolbox de Matlab permet par le biais du logiciel Quartus II de reconfigurer en language VHDL le programme pour pouvoir l'implmenter ensuite sur le circuit FPGA. Voici le schma bloc gnral de la compression en ondelettes que nous avons mis en place :

signal

Filtre passe-haut quantification Filtre passe-bas dcimation interpolation

Filtre passe-haut Filtre passe-bas Signal compress

Les blocs de conception sous simulink existent aussi sous DSP Builder donc cela ne pose aucun problme pour la programmation. En revanche, nous procderons tape par tape sous DSP Builder : c'est dire que nous raliserons l'algorithme de compression petit petit pour valider le bon fonctionnement des blocs sur le circuit FPGA.