Vous êtes sur la page 1sur 7

Descripcin del Proyecto: La siguiente tarea es un recurso para practicar los temas 1, 3 y 4 de diferentes formas, con simulaciones a travs

de software y con mapas conceptuales que permiten el repaso de lo ledo del 1libro y la preparacin para la primera evaluacin del curso. En este documento incluye que es cada compuerta lgica, tabla de verdad y una imagen para poder observar de manera grfica el comportamiento del circuito. Realice los mapas conceptuales del cpitulo 1 y 3 adems hice el mapa conceptual del tema 4 lgebra de Boole y Simplificacin Lgica que se encuentra al final del documento, como utilice otra herramienta los inclu en este documento Cinthia-Nikole-Yanez-Tarea1.pdf La tarea 1 fue desarrollada con tres programas. Digital Work 3.04 para realizar las simulaciones de las compuertas solicitadas de la tarea 1, ejecutado sobre Wine 1.3 en Ubuntu GNU/Linux 11.10. Freemind 0.9.0 para la elaboracin de mapas conceptuales de los temas 1, 3 y 4. LibreOffice 3.4.4 procesador de texto para realizar este documento.

Compuertas para dos entradas ( X Y ):


NAND: La puerta NAND genera una salida a nivel BAJO solo cuando todas las entradas estn a nivel ALTO. Tabla de verdad: X Y NAND 0 0 1 1 0 1 0 1 1 1 1 0

Negativa-AND: Se genera un nivel ALTO en la salida slo si todas las entradas estn a nivel BAJO. Tabla de verdad: X Y AND X' Y' 0 0 0 1 1 0 1 1 0 0 0 1 1 1 0 0 1 0 1 0

Negativa-AND 1 0 0 0

1 Floyd, Thomas. Fundamentos de sistemas digitales. Madrid etc: Prentice Hall, 2006.

OR-exclusiva: Se pone a nivel ALTO slo cuando las dos entradas estn a niveles lgicos opuestos. Tabla de verdad: X Y OR-exclusiva 0 0 1 1 0 1 0 1 0 1 1 0

Negativa-OR: Se pone a nivel BAJO slo cuando las dos entradas estn a niveles lgicos BAJOS. Tabla de verdad: X Y Negativa-OR 0 0 1 1 0 1 0 1 1 1 1 0

Compuertas para tres entradas ( W X Y ):


NOR: Genera una salida a nivel BAJO cuando cualquiera de sus entradas est a nivel ALTO. Tabla de verdad: W X Y 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1

NOR 1 0 0 0 0 0 0 0

AND: Genera una salida a nivel ALTO slo cuando todas las entradas estn a nivel ALTO. Tabla de verdad: W X Y 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1

AND 0 0 0 0 0 0 0 1

OR: Genera un nivel ALTO a la salida cuando cualquiera de sus entradas est a nivel ALTO. Tabla de verdad: W X Y 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1

OR 0 1 1 1 1 1 1 1

NAND: Genera una salida a nivel BAJO solo cuando las entradas estn a nivel ALTO. Tabla de verdad: W X Y 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1

NAND 1 1 1 1 1 1 1 0

A continuacin los mapas conceptuales de los siguientes temas: 1. Tema 1: Conceptos Digitales. 2. Tema 3: Puertas lgicas 3. Tema 4: lgebra de Boole y simplificacin lgica.