Sumador completo de dos bits en VHDL.

Nombre: Sumador Completo Diagrama Lógico

Diagrama Lógico de Sumador Completo

Función Característica

Función Característica de Sumador Completo

Tabla de Verdad

C<= ’1′.Z: in std_logic. architecture asumador_completo of sumador_completo is begin sumador_completo:process(X. C<= ’1′. C<= ’0′.std_logic_1164.Y.Tabla de Verdad para Sumador Completo Código en VHDL utilizando un algoritmo funcional – Este programa describe el diseño de un sumador – COMPLETO – COMPLETO SUMADOR – Descripción: Funcional library IEEE. elsif (X= ’1′ and Y= ’0′ Z= ’1′) then S<= ’0′. use IEEE. elsif (X= ’0′ and Y= ’1′ Z= ’0′) then S<= ’1′.Z) begin if (X= ’0′ and Y= ’0′ Z= ’0′) then S<= ’0′. elsif (X= ’0′ and Y= ’0′ Z= ’1′) then S<= ’1′. elsif (X= ’1′ and Y= ’1′ Z= ’0′) then S<= ’0′.C: out std_logic). elsif (X= ’0′ and Y= ’1′ Z= ’1′) then S<= ’0′.Y. . — la suma y la otra representa el valor del –acarreo. C<= ’1′. else S<= ’1′ and C<= ’1′. — Se requieren dos salidas. –Declaración de la entidad entity sumador_completo is port ( X.all. una representa end sumador_completo. — Se requieren tres entradas S. C<= ’0′. C<= ’0′. elsif (X= ’1′ and Y= ’0′ Z= ’0′) then S<= ’1′. C<= ’0′.

— Se requieren dos entradas S. — y la otra representa el valor del acarreo. use IEEE.C: out std_logic).Y. end process sumador_completo. architecture asumador_completo of sumador_completo is .end if. una es la suma end sumador_completo. –Declaración de la entidad entity sumador_completo is port ( X. end asumador_completo.all. Código en VHDL utilizando un algoritmo estructural – Este programa describe el diseño de un sumador – completo – SUMADOR COMPLETO – Descripción: Estructural library IEEE. — Se requieren dos salidas.C: out std_logic). C<= (X and Y) or ((X xor Y) and Z). –Declaración de la entidad entity sumador_completo is port ( X. una es la suma end sumador_completo.Z: in std_logic. use IEEE.std_logic_1164.all.std_logic_1164. end asumador_completo. architecture asumador_completo of sumador_completo is begin S<= X xor Y xor Z. — y la otra representa el valor del acarreo. — Se requieren dos entradas S. Código en VHDL utilizando un algoritmo flujo de datos – Este programa describe el diseño de un sumador – completo – SUMADOR COMPLETO – Descripción: Flujo de datos library IEEE.Y. — Se requieren dos salidas.Z: in std_logic.

signal s1. uente http://www. S<= s1 xor Z. end asumador_completo. s3: std_logic. C<= s2 or s3.problemario. s2. begin s1<= X xor Y. s3<= X and Y. s2<= s1 and Z.com/2010/12/sumador-completo-en-vhdl/ .

Sign up to vote on this title
UsefulNot useful