Vous êtes sur la page 1sur 8

Ingeniera en Organizacin Industrial

Electrnica Industrial Pag 1 de 8

C 14. Circuitos Lgicos Combinacionales


14.1 Introduccin Los circuitos lgicos ms simples son aquellos en los que las salidas tan slo dependen en cada instante del valor lgico de las entradas, es decir, no guardan ninguna memoria de la historia anterior o de estado. Estos circuitos se denominan circuitos lgicos combinacionales. Un circuito combinacional queda especificado sin ambigedad por una serie de funciones lgicas de la forma:
s 0 = f 0 (e0 , e1 ,...., em 1 ) s = f (e , e ,..., e ) 1 1 0 1 m 1 .... s n 1 = f n 1 (e0 , e1, ..., em 1 )
Ec 1

siendo n el nmero de salidas del circuito y m el nmero de entradas. Las funciones f0,f1,...,fn-1 se pueden expresar como tablas de verdad o conjunto de ecuaciones lgicas.

Figura 1. Circuito combinacional

La representacin mediante ecuaciones lgicas puede siempre realizarse en dos formas bsicas alternativas: suma de productos o producto de sumas. A estas formas se las denomina formas cannicas. Se comprender mejor con un ejemplo, sea el sistema combinacional que responde a la tabla de la verdad de Tabla 1
e2 0 0 0 0 1 1 1 1 e1 0 0 1 1 0 0 1 1 e0 0 1 0 1 0 1 0 1 s0 0 0 0 1 0 1 0 1

Tabla 1. Ejemplo de tabla de verdad de circuito combinacional

J. Quesada 0607-r01 Versin preliminar en depuracin, se agradecer comunicacin de erratas, comentarios o sugerencias

Ingeniera en Organizacin Industrial

Electrnica Industrial Pag 2 de 8

Esta tabla define totalmente el comportamiento del circuito combinacional asociado. La ecuacin de dicho circuito se puede expresar como suma de productos en los que intervienen todas las variables de entrada (minterms) por:
s 0 = e0 .e1 .e2 + e0 .e1 .e2 + e0 .e1 .e2
Ec 2

Y como producto de sumas en los que intervienen todas las variables de entrada (maxterms) se puede expresar cmo:
s 0 = (e0 + e1 + e2 )(e0 + e1 + e2 )(e0 + e1 + e2 )(e0 + e1 + e2 )(e0 + e1 + e2 )
Ec 3

Obsrvese que para expresar como suma de productos basta sumar los productos para los que la salida es 1 expresando las entradas en forma directa si toman el valor 1 y en forma inversa si toman el valor cero. Una regla anloga (dual), en la que no se profundizar aqu, es vlida para la expresin como producto de sumas,. Aplicando los teoremas del lgebra de Boole u otras tcnicas de minimizacin como los mapas de Karnaugh (tcnicas que quedan fuera del alcance de estos apuntes), se podran simplificar las ecuaciones anteriores. En concreto para este ejemplo una forma simplificada es:
s 0 = e0 .e1 + e0 .e2
Ec 4

Todas estas ecuaciones definen el circuito, por tanto, un circuito puede quedar definido por distintas expresiones booleanas equivalentes. Cada una de estas expresiones puede traducirse en una sntesis de circuito equivalente, pero con mayor o menor uso de puertas lgicas y estructura.

Figura 2. Sntesis de circuito segn la ecuacin Ec 4

As la forma simplificada de Ec 4 da lugar al circuito de la Figura 2 Todo circuito digital combinatorio puede sintetizarse por medio de una estructura formada en un primer nivel por funciones AND e inversores y en un segundo nivel por funciones OR, adems de inversores. Son posibles tambin otras formas normalizadas de sntesis, en concreto siempre es posible la sntesis utilizando tan slo puertas NAND o utilizando tan slo puertas NOR, siempre con posibles inversores en la entrada.
J. Quesada 0607-r01 Versin preliminar en depuracin, se agradecer comunicacin de erratas, comentarios o sugerencias

Ingeniera en Organizacin Industrial

Electrnica Industrial Pag 3 de 8

Sea por ejemplo el circuito de tres entradas que responde a la ecuacin:

f (a, b, c, d ) = a.c + bcd + a.d Realizando transformaciones basadas en la aplicacin de teoremas de lgebra de Boole se tiene:
f (a, b, c, d ) = a.c + bcd + a.d = a c.bcd .ad = x. y.z siendo x = a c , y = bcd , z = a.d

Esta ltima forma de la ecuacin, puede ser sintetizada con tan slo puertas NAND e inversores segn el circuito de la Figura 3. Teniendo en cuenta que un inversor es equivalente a una puerta NAND de una sola entrada, el circuito se puede realizar con puertas NAND en exclusiva. Del mismo modo se podra obtener un circuito equivalente con puertas NOR.

Figura 3. Sntesis con puertas NAND

En una tabla de la verdad se pueden incluir trminos con valores de entrada que se indican con X. Cuando en un trmino aparece un valor de entrada sealado con X, se quiere indicar que su valor no importa de cara a determinar la salida correspondiente a dicho trmino, es decir, independientemente del valor de esa entrada el valor de salida es el mismo. Se comprender mejor al ver la aplicacin de esta tcnica en el anlisis de los bloques combinacionales tpicos. Los circuitos combinacionales pueden ser clasificados y estudiados agrupndolos en distintos tipos fundamentales, en relacin con su funcionalidad. En los prximos apartados se presentan de forma simplificada algunos de estos bloques combinacionales tpicos. Para todos ellos se adopta una tabla de verdad simple, basada en lgica positiva, por otra parte se hace referencia a extractos de hojas de datos de dispositivos de la serie HCMOS que implementan estos bloques combinacionales en circuitos integrados MSI.

J. Quesada 0607-r01 Versin preliminar en depuracin, se agradecer comunicacin de erratas, comentarios o sugerencias

Ingeniera en Organizacin Industrial

Electrnica Industrial Pag 4 de 8

14.2 Decodificadores, codificadores y conversores de cdigo

14.2.1 Decodificadores Se denomina as los bloques digitales combinacionales que transforman una representacin binaria en una salida representativa del valor equivalente, en decimal, del valor binario. Es decir, dado un conjunto de n entradas, se activa una salida p definida por el valor binario correspondiente al estado de las n entradas. En la Tabla 2 se presenta un ejemplo para n=3 y p=8 (decodificador de 3 bits u octal). En el apndice se incluyen extracto de hoja de datos del decodificador 74HC138 (3 bits) y el 74HC142 (4 bits)
e2 0 0 0 0 1 1 1 1 e1 0 0 1 1 0 0 1 1 e0 0 1 0 1 0 1 0 1 s0 1 0 0 0 0 0 0 0 s1 0 1 0 0 0 0 0 0 s2 0 0 1 0 0 0 0 0 s3 0 0 0 1 0 0 0 0 s4 0 0 0 0 1 0 0 0 s5 0 0 0 0 0 1 0 0 s6 0 0 0 0 0 0 1 0 s7 0 0 0 0 0 0 0 1

Tabla 2 Decodificador de tres bits

14.2.2 Codificadores Son bloques digitales combinacionales que realizan una funcin opuesta a los decodificadores, es decir, transforman un conjunto de entradas, de las que se supone activa una y solo una, en el valor binario equivalente a la entrada activa. Normalmente se utilizan codificadores con prioridad, es decir, se permite ms de una entrada activa, apareciendo en la salida el cdigo binario equivalente a la ms prioritaria de las entradas activas. En este caso se tiene un ejemplo de utilizacin de trminos no importa codificados como X, cmo se puede comprobar en la Tabla 3 el valor de salida queda determinado por el bit de mayor peso que est a 1, luego los bits de peso inferior no importan de cara a establecer la salida. En el apndice se incluye extracto de la hoja de datos del codificador BCD-decimal 74HC42
e0 1 X X X X X X X e1 0 1 X X X X X X e2 0 0 1 X X X X X e3 0 0 0 1 X X X X e4 0 0 0 0 1 X X X e5 0 0 0 0 0 1 X X e6 0 0 0 0 0 0 1 X e7 0 0 0 0 0 0 0 1 s1 0 0 0 0 1 1 1 1 s2 0 0 1 1 0 0 1 1 s0 0 1 0 1 0 1 0 1

Tabla 3. Codificador de tres bits con prioridad

J. Quesada 0607-r01 Versin preliminar en depuracin, se agradecer comunicacin de erratas, comentarios o sugerencias

Ingeniera en Organizacin Industrial

Electrnica Industrial Pag 5 de 8

14.2.3 Convertidores de cdigo Son circuitos que transforman un cdigo en otro, podran, por ejemplo, transformar binario natural en Gray. En la Tabla 4 se presenta el ejemplo de un convertidor BCD a cdigo de 7 segmentos, es decir, a las salidas apropiadas para activar diodos LED en un indicador de 7 segmentos. En el apndice se incluyen datos del 74HC4511

e3 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1

e2 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1

e1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1

e0 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

a 1 0 1 1 0 1 0 1 1 1 0 0 0 0 0 0

b 1 1 1 1 1 0 0 1 1 1 0 0 0 0 0 0

c 1 1 0 1 1 1 1 1 1 1 0 0 0 0 0 0

d 1 0 1 1 0 1 1 0 1 0 0 0 0 0 0 0

e 1 0 1 0 0 0 1 0 1 0 0 0 0 0 0 0

f 1 0 0 0 1 1 1 0 1 1 0 0 0 0 0 0

g 0 0 1 1 1 1 1 0 1 1 0 0 0 0 0 0

Tabla 4. Convertidor binario- 7 segmentos

14.3 Multiplexores y demultiplexores

14.3.1 Multiplexadores Un multiplexor simple es un circuito con dos tipos de entradas: n entradas de seal (c0,c1,...,cn-1) denominadas canales y m entradas de seleccin (e0,e1,...,em-1), se cumplir 2m=n. Tiene una sola salida s, en dicha salida aparece la seal correspondiente al canal determinado por el valor binario establecido en las entradas de seleccin. Se comprender mejor con un ejemplo: en un multiplexor de 4 canales, se tendrn 2 entradas de seleccin (22=4), cuando esas entradas tengan los valores e0=0,e1=0 aparecer en la salida la seal del canal 0, cuando tengan los valores e0=1, e1=0, aparecer el canal 1, etc.

J. Quesada 0607-r01 Versin preliminar en depuracin, se agradecer comunicacin de erratas, comentarios o sugerencias

Ingeniera en Organizacin Industrial

Electrnica Industrial Pag 6 de 8

Existen multiplexores mltiples, en los que se tienen n conjuntos de seales, cada conjunto con p seales, m entradas de seleccin (2m=n)y p salidas, las entradas de seleccin determinan que conjunto de p seales de entrada aparece en las p salidas, es decir se trata de un multiplexor en el que cada canal tiene p vas. En el apndice se incluyen datos del multiplexor de 8 bits 74HC151
e1 0 0 1 1 0 0 1 1 e0 0 1 0 1 0 1 0 1 c0 0 X X X 1 X X X c1 X 0 X X X 1 X X c2 X X 0 X X X 1 X c3 X X X 0 X X X 1 s 0 0 0 0 1 1 1 1

Tabla 5. Multiplexor de 4 bits

14.3.2 Demultiplexores Un demultiplexor realiza la operacin contraria al multiplexor. En el caso del demultiplexor simple, por ejemplo, se tiene una sola entrada, n canales de salida y m entradas de seleccin (2m=n tambin aqu), la seal en la entrada aparece en el canal de salida correspondiente al cdigo binario de las entradas de seleccin. Naturalmente, tambin existen multiplexores de canales mltiples o de p vas. El decodificador 74HC138, ya mencionado, puede ser utilizado tambin como demultiplexor de 8 canales e e0 e1 c0 c1 c2 c3 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 1 0 0 0 0 0 0 1 1 0 0 0 0 1 0 0 1 0 0 0 1 0 1 0 1 0 0 1 1 0 0 0 1 0 1 1 1 0 0 0 1
Tabla 6. Demultiplexor de 4 bits

14.4 Circuitos aritmticos

Existen mltiples posibles circuitos combinacionales que implementan operaciones aritmticas y lgicas entre palabras digitales presentes en las entradas. Antes de revisar algunos, es necesario conocer una nueva funcin lgica: la funcin XOR. Aunque no se trata de una funcin bsica, su uso es tan amplio que existe un smbolo especial y un operador lgico simbolizado como . En la figura adjunta se presenta el smbolo, tabla de verdad y circuito equivalente de esta funcin.

J. Quesada 0607-r01 Versin preliminar en depuracin, se agradecer comunicacin de erratas, comentarios o sugerencias

Ingeniera en Organizacin Industrial

Electrnica Industrial Pag 7 de 8

14.4.1 Circuito semisumador En la Figura 4 se presentan dos circuitos equivalentes del circuito semisumador de 1 bit. Este circuito genera dos salidas, una correspondiente al bit resultante de la suma de los dos bits de entrada y la otra correspondiente al valor del acarreo de la suma. Como puede comprobarse se trata, respectivamente, de generar la funcin XOR y AND de los bits de entrada.

Figura 4. Circuito semisumador

A partir del semisumador de 1 bit se puede construir un circuito sumador completo que sume dos bits de entrada teniendo en cuenta un posible acarreo de entrada y generando el acarreo de salida (Figura 5)

Figura 5. Sumador de un bit con acarreo

Combinando sumadores completos de 1 bit se pueden generar sumadores de n bits


J. Quesada 0607-r01 Versin preliminar en depuracin, se agradecer comunicacin de erratas, comentarios o sugerencias

Ingeniera en Organizacin Industrial

Electrnica Industrial Pag 8 de 8

14.4.2 Sumador Un sumador tiene dos entradas mltiples, cada una correspondiente a una palabra de n bits y una salida mltiple tambin de n bits, la salida presenta la suma binaria de las palabras presentes en las entradas. Tambin incluye una entrada y una salida de acarreo, de forma que es posible encadenar k sumadores para formar sumadores n.k bits.

Figura 6. Sumador completo de 4 bits

14.4.3 Unidad aritmtico-lgica Una unidad aritmtico-lgica (Arithmetic Logic Unit o ALU) es anloga a un sumador, pero adems incluye unas entradas de seleccin, segn el valor binario presente en dichas entradas realiza una operacin distinta con los operandos binarios: suma, resta, inversin, Y lgico bit a bit , O lgico bit a bit, ... Se utilizar para la ALU el smbolo simplificado de la Figura 7 , en el que tanto los operandos como el resultado son palabras de n bits. En el ejemplo se tienen dos entradas de seleccin. Adems, es habitual tener salidas de acarreo y otras que indican condiciones sobre el resultado (si es negativo, si es cero)

Figura 7 Unidad aritmtico-lgica

14.4.4 Comparadores Son circuitos con entradas de dos palabras A y B de n bits y que generan salidas indicando las condiciones A>B, A=B o A<B.
J. Quesada 0607-r01 Versin preliminar en depuracin, se agradecer comunicacin de erratas, comentarios o sugerencias