CX Digital

8QLYHUVLGDGGHO&DXFD
)DFXOWDGGH,QJHQLHUtD(OHFWUyQLFD\7HOHFRPXQLFDFLRQHV
'HSDUWDPHQWRGH&RQPXWDFLyQ,QJHQLHUtD7HOHPiWLFD
Conmutacin Digital
Alvaro Rendon Gallon
Popayan, diciembre de 2000
Agradecimientos
A Jaime Bados, con el sincero reconocimiento a su labor de maestro, de uno de sus
alumnos.
A Edgar Rendon, por su valioso y paciente trabajo en la elaboracion de los graIicos.
A los estudiantes del curso de Conmutacion en los aos 1991 y 1992, quienes
colaboraron con los primeros borradores.
i
Tabla de Contenido
Pg.
1. MODULACIN POR IMPULSOS CODIFICADOS (MIC) ............. 1
1.1 Introduccin...........................................................................................................1
1.2 Principio Bsico .....................................................................................................2
1.2.1 Generalidades ..................................................................................................2
1.2.2 Muestreo ..........................................................................................................4
1.2.3 CuantiIicacion..................................................................................................6
1.2.4 CodiIicacion...................................................................................................10
1.2.5 Adaptacion a la Linea ....................................................................................15
1.3 Multiplexacin .....................................................................................................22
1.3.1 Multiplex por Division de Tiempo (TDM)....................................................22
1.3.2 Sistema Multiplex MIC30 .............................................................................24
1.3.3 Sistema Multiplex MIC24 .............................................................................26
1.3.4 Sistemas Multiplex de Segundo Orden..........................................................30
1.3.5 Multiplex de Orden Superior .........................................................................34
1.3.6 Jerarquia Digital Sincronica (SDH. Svnchronous Digital Hierarchv) ..........37
1.4 Ventajas y Desventajas del MIC ........................................................................40
1.4.1 Ventajas .........................................................................................................40
1.4.2 Desventajas ....................................................................................................42
2. LA INTERFAZ DE LINEA DE ABONADO (ILA)........................... 45
2.1 Introduccin.........................................................................................................45
2.2 La Funcin BORSCHT.......................................................................................45
2.3 Pequea Central Digital con Red de un Bus MIC. ...........................................63
3. CONMUTADORES DIGITALES....................................................... 73
3.1 Introduccin.........................................................................................................73
3.2 Funciones del Conmutador.................................................................................73
3.3 Tipos de Conmutador .........................................................................................75
3.4 Conmutador Digital Tipo S ................................................................................78
3.4.1 Matriz Espacial con Control Asociado a la Salida ........................................78
3.4.2 Matriz Espacial con Control Asociado a la Entrada......................................81
ii
3.5 Conmutador Digital Tipo T................................................................................ 82
3.5.1 Conmutador Tipo T Controlado por la Salida............................................... 84
3.5.2 Conmutador Tipo T Controlado por la Entrada ............................................ 85
3.6 Conmutador Tipo T Para Varios MIC ............................................................. 86
3.7 Redes a Etapas..................................................................................................... 89
3.7.1 Accesibilidad y Bloqueo de un Conmutador................................................. 89
3.7.2 Conmutadores Espaciales.............................................................................. 91
3.7.3 Red de Clos ................................................................................................... 92
3.7.4 Red de Clos Sin Bloqueo............................................................................... 94
3.7.5 Minimo Numero de Puntos de Cruce ............................................................ 96
3.7.6 Red de Clos con Congestion.......................................................................... 97
3.7.7 Representacion Espacial Equivalente de un Conmutador Digital ............... 101
3.8 Redes a Etapas con Conmutadores Digitales.................................................. 102
3.8.1 Red TST ...................................................................................................... 103
3.8.2 Congestion en Redes TST........................................................................... 106
3.9 Repliegue............................................................................................................ 107
3.10 Redundancia y Verificacin ........................................................................... 114
3.10.1 Logica Mayoritaria .................................................................................... 114
3.10.2 Carga Compartida...................................................................................... 115
3.10.3 Control de Paridad..................................................................................... 115
4. BIBLIOGRAFIA................................................................................. 117
CAPITULO 1
MODULACIN POR IMPULSOS CODIFICADOS
(MIC)
1.1 Introduccin
A Iines de la decada de 1930 un grupo de investigacion en Paris estaba tratando de hallar
metodos de modulacion adecuados para los radioenlaces de microondas. Uno de los
resultados obtenidos por este grupo Iue la invencion de la modulacion por impulsos
codiIicados (MIC) por Alec Reevs en 1937; la patente Irancesa se registro en 1938.
Tecnologicamente era entonces demasiado temprano para usar la MIC en la practica.
Solo a partir de la invencion del transistor Iue Iactible colocar en servicio una cantidad
creciente de sistemas MIC en la red teleIonica a comienzos de los aos sesenta.
El objetivo inicial en el desarrollo de la tecnica MIC Iue disminuir los problemas de
ruido y distorsion en la transmision de seales de voz, utilizando un mayor ancho de
banda.
En un principio, las redes de telecomunicaciones eran analogicas. Alli las redes
utilizaban los principios de multiplexacion por division de espacio, por division de
Irecuencia e incluso por division de tiempo. Con la utilizacion de la MIC en los enlaces
entre centrales, se inicio un proceso de digitalizacion, que incluyo tanto los aspectos de
transmision como de conmutacion, y que Iue abarcando cada vez mas espacio en
direccion del abonado. Como resultado se ha obtenido una red digital que puede ser
esquematizada asi:
Transmision
+
Conmutacion
Seal Analoga Seal Digital
Seal Analoga Seal Digital
CONMUTACION DIGITAL
2 Universidad del Cauca Departamento de Conmutacion (Ingenieria Telematica)
La seal original es de naturaleza analoga: la voz humana genera vibraciones en el aire
que son recogidas por el microIono del teleIono. Esta seal es convertida en digital en
algun punto a la entrada de la red (central de transito de origen, central local de origen,
concentrador o aparato de abonado), y se mantiene en este estado durante su transito a
traves de la misma, lo cual implica que los equipos de conmutacion y los sistemas de
transmision son digitales. Einalmente, la seal recupera su Iorma analoga a la salida de
la red y es entregada al abonado de destino.
La esencia de una red digital es la representacion de la voz humana en una Iorma digital,
pues de alli se derivan las caracteristicas que deben cumplir los sistemas de transmision
y conmutacion digitales. El presente capitulo describe la tecnica de digitalizacion de la
voz utilizada inicialmente en los sistemas teleIonicos: la Modulacion por Impulsos
CodiIicados MIC. Tambien describe las normas de multiplexacion de varios canales en
los sistemas de transmision, basadas en dicha tecnica MIC. Los conceptos que se
presentan en este capitulo constituyen la Iundamentacion de los temas tratados en el
resto del curso.
1.2 Principio Bsico
1.2.1 Generalidades
La tecnica MIC permite la conversion de seales analogicas a digitales, mediante tres
procesos Iundamentales: muestreo, cuantificacin y codificacin.
De acuerdo con la teoria de la inIormacion, la transmision de la inIormacion contenida
en una seal no requiere de la transmision de la seal completa.
En 1933 Harry Nyquist establecio que era posible transmitir muestras de una seal
continua y recuperar toda la inIormacion original en el receptor, si la Irecuencia minima
de muestreo cumplia con la relacion:
I
m
2. B
Donde
I
m
: Irecuencia de muestreo.
B: ancho de banda de la seal de entrada.
Este principio es llamado el Teorema del Muestreo.
La seal de entrada es reconstruida en el destino utilizando un Iiltro pasabajo (Eigura
1.1.a).
La seal resultante en este proceso de muestreo equivale a la modulacion por amplitud
de un tren de pulsos de Irecuencia I
m
y amplitud constante, por lo que dicha seal es
reIerida comunmente como PAM (Pulse Amplitud Modulation).
Modulacion por Impulsos CodiIicados
Universidad del Cauca Departamento de Conmutacion (Ingenieria Telematica)
3
Figura 1.1 Principio de la transmisin digital.
Una seal PAM, que sigue siendo una seal analogica, no es adecuada para la
transmision a grandes distancias debido a que es sensible a la distorsion en amplitud y
Iase, y al ruido. Se realiza, entonces, un proceso de digitalizacion de la seal, producto
del cual, en lugar de transmitir muestras con una amplitud variable de acuerdo a la seal
de entrada, se transmite el valor de las muestras utilizando un codigo numerico. Esto
lleva a algunos autores a reIerirse a la seal resultante como seal numerica, mientras
que la mayoria la llaman seal digital, por estar conIormada por digitos, en este caso
binarios (Eigura 1.1.b).
La digitalizacion se realiza en dos pasos: la cuantiIicacion, que consiste en determinar el
valor de las muestras de la seal PAM, y la codiIicacion, que consiste en la
representacion de ese valor mediante un codigo numerico. En este caso el codigo
empleado es binario, o sea que el valor de las muestras es representado mediante los
digitos binarios (bit binarv digit) 0 y 1, con lo cual la seal original queda convertida
en una seal binaria: un tren de unos y ceros.
Una de las grandes ventajas de la tecnica MIC radica en el hecho de que, en cada punto
de regeneracion a lo largo de la red de transmision, se generan unos y ceros "Irescos",
iguales a los originales, de manera tal que la seal llega a su destino libre de la
degeneracion propia de los sistemas de transmision analogicos, independientemente de
la distancia recorrida (Eigura 1.2).
La Eigura 1.3 presenta el proceso completo de la seal en la transmision y en la
recepcion. El proceso de recuperacion de la seal original, en el receptor, consta de tres
pasos: regeneracion, decodiIicacion y reconstruccion.
a) Teorema del Muestreo
b) Transmision
CONMUTACION DIGITAL
Figura 1.2 Regeneracin de la seal MIC.
La regeneracion consiste en el reconocimiento de los unos y ceros presentes en la seal
de entrada, la cual ha suIrido cierta distorsion en el trayecto recorrido desde el ultimo
punto de regeneracion intermedio. A continuacion, se decodiIican los valores
representados por los digitos y se generan las muestras con la amplitud correspondiente.
Einalmente, a partir de la seal PAM resultante, se reconstruye la seal de voz,
utilizando un Iiltro pasabajo.
1.2.2 Muestreo
El muestreo es el proceso de examinar una seal continua a determinados intervalos de
tiempo. El muestreo ideal no es un proceso Iisicamente realizable, y una deIinicion que
esta mas de acuerdo con la operacion practica sera la siguiente: Una muestra es una
medida de la amplitud de la seal, evaluada bajo un periodo corto de tiempo comparado
con el intervalo entre examenes sucesivos de la seal y durante el cual la seal cambia
solamente cantidades despreciables.
a) Comparacion de la relacion seal a ruido (S/R)
b) Proceso de regeneracion
5
Figura 1.3 Procesamiento de la seal.
En sistemas MIC, a cada muestra se le asigna un valor discreto de amplitud; por lo tanto,
cada muestra se puede representar por un pulso de amplitud constante y de muy corta
duracion. O sea que una seal muestreada consiste de un tren (o secuencia) de pulsos
reales teniendo cada uno una amplitud igual al valor de la seal en el instante de
muestreo.
Las propiedades Iundamentales de la seal muestreada se derivan del teorema del
muestreo en el dominio del tiempo, el cual dice que la seal muestreada contiene dentro
de si toda la inIormacion sobre la seal original si:
- La seal original tiene limitacion de banda, es decir, no tiene componentes de
Irecuencia en su espectro mas alla de cierta Irecuencia B.
- La velocidad de muestreo es igual o superior al doble de B, es decir, I ~ 2B.
CONMUTACION DIGITAL
En teleIonia se usa la parte del espectro de conversacion entre 300-3400 Hz. El espectro
de la conversacion humana posee un espectro mayor, de modo que, a Iin de que quede
por debajo de este limite de banda a 3400 Hz, la seal de conversacion debe pasarse por
un Iiltro pasabajos antes del muestreo.
La UIT-T recomienda en teleIonia, una velocidad de muestreo de 8000 Hz para los
sistemas MIC (Rec. G.711 2). Esta velocidad es algo superior al doble de la Irecuencia
mas alta de la banda, escogiendose este valor debido a la diIicultad de construccion de
Iiltros suIicientemente cortantes.
1.2.3 Cuantificacin
En el proceso de cuantiIicacion, se busca establecer el valor de la amplitud de las
muestras PAM, para posteriormente codiIicarlo en la Iorma de digitos binarios. Se
presenta entonces una contradiccion entre el caracter continuo de la amplitud de las
muestras, que pueden tomar un numero inIinito de posibles valores, y el caracter discreto
de la representacion binaria, que solo puede tomar 2
n
valores, siendo n el numero de bits
utilizados.
La contradiccion se resuelve descomponiendo la gama continua de amplitudes que
pueden tomar las muestras, en una cantidad Iinita de valores de amplitud. La gama de
amplitudes se divide en intervalos y a todas las muestras cuyas amplitudes caen dentro
de un intervalo de cuantiIicacion se les da la misma amplitud de salida.
A manera de ejemplo, en la Eigura 1.4.a se observa la utilizacion de ocho niveles para la
cuantiIicacion de la seal (en sistemas MIC la UIT-T recomienda 256 intervalos de
cuantiIicacion).
En cada intervalo de cuantiIicacion se destacan dos niveles bien deIinidos: el Nivel de
decision, el cual limita cada intervalo de cuantiIicacion, y el Nivel de cuantiIicacion, que
determina el valor asignado a la muestra y esta ubicado en la parte media de cada
intervalo.
Puede observarse que al Iorzar a una seal a tomar un valor aproximado se esta
introduciendo distorsion a la seal transmitida. El proceso de cuantiIicacion introduce un
error conocido como Distorsion de CuantiIicacion, que es la diIerencia entre el valor real
de la muestra y el valor que se le asigna en la cuantiIicacion. El maximo error que se
puede presentar en la cuantiIicacion es la mitad del valor del intervalo de cuantiIicacion,
que ocurre cuando la seal se encuentra proxima al nivel de decision, como se observa
en la Eigura 1.4.b.
En el caso de la cuantiIicacion uniIorme (lineal) en la cual todos los intervalos de
cuantiIicacion tienen el mismo tamao A, la distorsion de cuantiIicacion Ng se deIine de
la siguiente Iorma:
Ng A
2
/12
7
La distorsion de cuantiIicacion es independiente de la amplitud de la muestra, lo cual
signiIica que si asimilamos la distorsion de cuantiIicacion a un ruido inherente al
proceso de digitalizacion, la relacion seal a ruido (S/N) sera baja para seales de
pequea amplitud y alta para seales de gran amplitud. En otros terminos: la distorsion
aIecta mas sensiblemente a las seales pequeas, produciendo una mala calidad de la
seal, que a las seales altas.
Figura 1.4 Principio de la cuantificacin.
Se tiene entonces que, cuanto mas pequeo es el tamao del intervalo de cuantiIicacion
(en otras palabras, mayor el numero de intervalos de cuantiIicacion seleccionados para el
rango de trabajo) menor es la distorsion. Esto implica una mayor cantidad de bits para
representar el valor de cada muestra y, por lo tanto, una mayor velocidad de transmision
(bits por segundo). Sin embargo, este tipo de cuantiIicacion no es adecuado, pues el
numero de intervalos de cuantiIicacion estaria dimensionado para una pequea
distorsion en los niveles bajos, obteniendose entonces un numero innecesario de
intervalos para las seales altas, que tendrian una distorsion muchisimo menor que la
requerida cuando, en la practica, son las seales de ocurrencia menos Irecuente.
Una solucion mas adecuada, que establece un equilibrio entre la calidad de la
transmision y la cantidad de intervalos de cuantiIicacion, es variar el tamao de los
intervalos de cuantiIicacion, de tal Iorma que se obtengan pasos de amplitud menores
para las seales debiles y pasos de amplitud mayores para las seales Iuertes. Asi, el
CONMUTACION DIGITAL
error de cuantiIicacion no seria independiente de la amplitud de las muestras sino que,
por el contrario, estaria en relacion directa con ellas, de tal manera que las muestras
pequeas estarian sujetas a errores de cuantiIicacion pequeos y las muestras grandes a
errores de cuantiIicacion grandes. De esta manera se obtendria una relacion seal a ruido
constante para todos los niveles de la seal (Ver Eigura 1.5).
Figura 1.5 Cuantificacin lineal y no lineal.
Esto puede eIectuarse de dos maneras:
- Comprimiendo el rango dinamico de la seal antes de la cuantiIicacion y
expandiendolo nuevamente en el lado de recepcion.
- Usando intervalos de cuantiIicacion crecientes con la amplitud.
En el primer metodo, mostrado en la Eigura 1.6.a, antes de aplicar una cuantiIicacion
lineal, la seal se pasa por un compresor que tiene una caracteristica de entrada-salida
como la mostrada en la Eigura 1.6.b. En el receptor, luego de recuperada la seal
analogica, se obtiene de nuevo la seal original mediante un expansor, que tiene una
Iuncion de transIerencia inversa a la del compresor. A la combinacion de compresor y
expansor se le llama compansor, por lo que al proceso completo se le denomina
Compansin |TAU86|.
En el segundo metodo, los procesos de compresion y cuantiIicacion se realizan de
manera simultanea, utilizando intervalos de cuantiIicacion crecientes con la amplitud.
Los sistemas MIC modernos se acogen al segundo metodo utilizando una ley
aproximadamente logaritmica que gobierna el aumento en los intervalos de
cuantiIicacion, obteniendo asi una relacion seal a distorsion aproximadamente
constante en una amplia gama de volumenes de conversacion, empleando a la vez
mucho menos niveles que los que se requerian con intervalos de cuantiIicacion
uniIorme.
9
Figura 1.6 Proceso de Compansin
Para la MIC en teleIonia, la UIT-T ha recomendado dos leyes, conocidas comunmente
como la Ley y la Ley A (Rec. G.711 3). La Ley A se aplica en sistemas multiplex de
30/32 canales y la Ley en sistemas de 24 canales.
a) Bloques Iuncionales del proceso de Compansion
b) Caracteristica de entrada-salida del compresor
CONMUTACION DIGITAL
1.2.4 Codificacin
A esta altura del proceso de digitalizacion, a cada una de las muestras del canal de voz,
tomadas cada 125 seg., se le ha asignado un valor igual al nivel de cuantiIicacion
correspondiente al intervalo donde Iue ubicada. Si se tienen 256 niveles de
cuantiIicacion, las muestras tienen 256 posibles valores que es necesario codiIicar en
Iormas electricas adecuadas para la transmision.
En general, una muestra cuantiIicada puede ser representada mediante un conjunto de
impulsos electricos, cuyo numero depende de la cantidad de valores o niveles que puede
tomar cada impulso. Un grupo de n impulsos, cada uno con b niveles de amplitud
posibles, puede representar una muestra que tiene b
n
posibles valores.
CANTIDAD DE
NIVELES DE
AMPLITUD
CANTIDAD DE
IMPULSOS
n
CANTIDAD DE NIVELES POR
IMPULSO
b
256 1 256
256 2 16
256 4 4
256 8 2
Los sistemas actuales realizan la codiIicacion con impulsos que toman 2 niveles, esto es,
impulsos binarios: seal-presente/seal-ausente. Ello por cuanto las seales binarias
Iacilitan los procesos de transmision y regeneracion, a la par que se adaptan
perIectamente a la naturaleza de los circuitos digitales utilizados en los sistemas de
conmutacion.
En la practica, los procesos de cuantiIicacion y codiIicacion se eIectuan de manera
simultanea, en el mismo circuito. Por esta razon, la Ley A y la Ley recomendadas por
la UIT-T se designan indistintamente como leyes de cuantiIicacion o leyes de
codiIicacion, y deIinen ambos procesos.
Como se explico en la seccion anterior, el tamao de los intervalos de cuantiIicacion Iue
deIinido de manera tal que obedece a una relacion logaritmica. Tanto la Ley A como la
Ley representan implementaciones particulares de aproximaciones con segmentos
lineales a curvas de compresion logaritmicas. La Eigura 1.7 representa los cuatro
primeros segmentos de aproximaciones lineales a la curva de compresion con Iactor
255 |BEL91|.
Desde el punto de vista matematico, las curvas de compresion son aproximaciones con
segmentos lineales a las siguientes ecuaciones:
Ley :

1 0 ;
1 ln
1 ln
Sgn E
< <
+
+
= x
x
x x
11
Ley A:

1 A / 1 ;
A ln 1
A ln 1
Sgn
A / 1 0 ;
A ln 1
A
Sgn
E
A
< <
+
+
< <
+
=
x
x
x
x
x
x
x
donde,
x Seal de entrada
Sgn(x) Signo de la entrada
,x, Valor absoluto de la entrada
255 (deIinido por AT&T)
A 87,6 (deIinido por la UIT-T)
Figura 1.7 Cuatro primeros segmentos de la aproximacin lineal a la curva de
compresin 255.
La Ley A utiliza una aproximacion con 13 segmentos (Eigura 1.8), mientras que la Ley
usa una de 15 |INT80|. En realidad, en ambos casos se tienen 16 segmentos, ocho de
cada signo; pero en la Ley el primer segmento positivo es colineal con el primer
segmento negativo, por lo cual se lo considera como uno solo, obteniendose asi 15 en
total; para la Ley A los dos primeros segmentos de cada polaridad (cuatro en total) son
colineales y por lo tanto tambien se los considera como uno solo, obteniendose esta vez
13 segmentos.
Una de las caracteristicas que determinaron la escogencia de los parametros de las
curvas de compresion, consiste en el hecho de que la pendiente de cada segmento, con
excepcion de los colineales, es exactamente la mitad del segmento previo. Como
resultado, los intervalos de cuantiIicacion mas grandes tienen tamaos que son multiplos
binarios (2, 4, 8, ..) de todos los intervalos de cuantiIicacion mas pequeos, lo cual
simpliIica el proceso de codiIicacion (Eigura 1.9).
CONMUTACION DIGITAL
Figura 1.8 Caracterstica de transferencia de la Ley A.
Figura 1.9 Ley de codificacin A.
13
Una vez deIinidos los segmentos como una aproximacion a la curva de compresion
logaritmica, cada uno de ellos es dividido a su vez en 16 intervalos de cuantiIicacion
denominados niveles. Todos los niveles pertenecientes al mismo segmento son de igual
tamao, o sea que tienen una relacion lineal.
La codiIicacion obtenida consiste en una palabra de 8 bits, con la siguiente asignacion:
Bit 1: Signo de la muestra.
Bits 2-4: IdentiIican el Segmento dentro del cual Iue ubicada la muestra.
Bits 5-8: IdentiIican el Nivel que Iue asignado a la muestra.
El Bit 1 es transmitido en primer lugar.
La Tabla 1.1 |BEL91| presenta los limites de los segmentos, los intervalos de
cuantiIicacion (niveles), y la codiIicacion correspondiente para la Ley A.
Tabla 1.1 Tabla de Codificacin/Decodificacin de la Ley A
Rango de
amplitud
de entrada
Tamao
del paso
Cdigo del
segmento
S
Cdigo del
nivel
N
Valor del
cdigo
Amplitud del
decodificador
0-2 0000 0 1
2-4 000 0001 1 3
: : : :
30-32 2 1111 15 31
32-34 0000 16 33
: 001 : : :
62-64 1111 31 63
64-68 0000 32 66
: 4 010 : : :
124-128 1111 47 126
128-136 0000 48 132
: 8 011 : : :
248-256 1111 63 252
256-272 0000 64 264
: 16 100 : : :
496-512 1111 79 504
512-544 0000 80 528
: 32 101 : : :
992-1024 1111 95 1008
1024-1088 0000 96 1056
: 64 110 : : :
1984-2048 1111 111 2016
2048-2176 0000 112 2112
: 128 111 : : :
3968-4096 1111 127 4032
S Segm. Nivel
1 2 3 4 5 6 7 8
CONMUTACION DIGITAL
En la Ley A, el bit de signo es 1 cuando la muestra es positiva y 0 cuando es negativa.
Einalmente, debido a que existe una alta probabilidad de presencia de seales de audio
de pequea intensidad, las cuales pertenecen al segmento 0, en la Ley A se invierten los
bits pares con el Iin de incrementar la densidad de pulsos en la linea de transmision.
En la Ley , el bit de signo es 0 para las muestras positivas y 1 para las negativas, y se
invierten todos los bits antes de la transmision.
Sistemas de Codificacin.
Los sistemas de codiIicacion se dividen en tres grupos basicos (Eigura 1.10):
- Metodo de conteo.
- Metodo de iteracion o comparacion secuencial.
- Metodo directo.
En el metodo de conteo, utilizando un peso que tiene el tamao de un intervalo de
codiIicacion, se averigua cuantos pesos se deben apilar para lograr el valor de la
muestra. Como se usa un solo peso, el proceso de codiIicacion requiere un maximo de
2
n
-1 operaciones, siendo "n" el numero de elementos binarios de codigo.
Con el metodo de iteracion son suIicientes n operaciones con ayuda de n pesos cuyas
magnitudes estan en la relacion 2
0
, 2
1
, 2
2
, ...2
n-1
. El procedimiento consiste en ir
acumulando pesos, comenzando con el mayor, y comparar con la muestra cada vez que
se prueba con un nuevo peso. Si la muestra es mayor, el nuevo peso se acumula, y en
caso contrario, se descarta. Luego se toma el siguiente peso y se repite la operacion hasta
probar con todos. Para conIormar el codigo binario, los pesos que se acumulen se
representan con 1, y los que se descarten, con 0.
Figura 1.10 Mtodos de codificacin para n3.
15
El metodo directo emplea un conjunto de 2
n
-1 pesos cuyas magnitudes corresponden a
los pasos de amplitud. Averigua, con una simple comparacion, cual peso llega a ser el
mas cercano al valor para su codiIicacion, y le asigna una palabra correspondiente de
codigo. Este proceso requiere un maximo de 2
n-1
operaciones.
Puesto que el metodo de iteracion es el de mas bajo costo, es el metodo mas usado
actualmente.
1.2.5 Adaptacin a la Lnea
La seal binaria, conIormada por unos y ceros, donde los unos son representados por
impulsos electricos (marcas) y los ceros por la ausencia de estos (espacios), no es
adecuada para la transmision a grandes distancias. Por consiguiente, es necesario
representar la inIormacion binaria en una Iorma mas apropiada a las caracteristicas del
medio. Estas Iormas de representacion reciben el nombre de codigos de linea.
Los siguientes son algunos de los Iactores que se deben tener en cuenta al seleccionar el
codigo de linea.
- El ancho de banda de la seal se debe mantener lo mas angosto posible. La energia
de la parte alta del espectro debe ser pequea para evitar distorsion de atenuacion
causada por las grandes perdidas del medio de transmision a altas Irecuencias.
- La energia de la parte baja del espectro debe ser pequea para reducir la interIerencia
entre los circuitos de Irecuencia vocal en el mismo cable.
- El codigo de linea no debe tener componente D.C., porque la linea se debe acoplar
por medio de transIormadores a los terminales y repetidores.
- El codigo debe ayudar a los repetidores regenerativos para que su Iuncion sea lo mas
simple posible y que operen con la mejor relacion S/N especialmente en la
proximidad de la velocidad digital.
- El codigo de linea debe contener inIormacion de sincronismo estable, porque las
Irecuencias de sincronismo se obtienen del tren de impulsos en los repetidores
regenerativos en el lado receptor del multiplex.
En la eleccion del codigo de linea se ha recorrido un camino por diIerentes
implementaciones que han ido aportando soluciones a los problemas presentados por la
transmision. La Eigura 1.11 muestra diIerentes implementaciones de la inIormacion
binaria.
Cdigo de No Retorno a Cero (Non-Return-to-Zero: NRZ)
Es la Iorma mas simple de codiIicacion de linea. Se trata de una seal desbalanceada con
respecto a 0 V puesto que un 1 es representado por un voltaje positivo y un 0 por 0 V.
Este codigo desbalanceado recibe tambien en nombre de codigo unipolar, mientras que
los codigos balanceados, donde se tienen seales de niveles positivos y negativos, se
denominan codigos bipolares.
CONMUTACION DIGITAL
0 0 1 1 0 0 0 0 0 1
BINARIO
(NRZ)
B
AMI
(RZ)
B-
HDB3
V-
A V
HDB3
V-
Figura 1.11 Cdigos de lnea.
El nivel de cada seal es mantenido en su intervalo de duracion, razon por la cual se le
llama codigo de no retorno a cero (Eigura 1.12).
1 0 1 0 1 1 1 0 0
Figura 1.12 Cdigo de No Retorno a Cero (NRZ).
Dos de los principales inconvenientes de este codigo son:
- La componente DC de la seal transmitida.
- La seal NRZ no contiene transiciones cuando hay cadencias largas de unos o ceros,
por lo que no contribuye a la sincronizacion de los regeneradores.
La seal que origina el sistema MIC es del tipo NRZ, que es el que utilizan los
dispositivos electronicos conocido como codigo binario.
17
Cdigo de Retorno a Cero (Return-to-Zero: RZ).
A diIerencia del codigo NRZ, en el codigo RZ la duracion de los pulsos que representan
cada 1 logico es solo del 50 del intervalo de la seal (Eigura 1.13).
1 0 1 0 1 1 1 0 0
Figura 1.13 Cdigo de Retorno a Cero (RZ).
Este codigo oIrece dos ventajas principales:
- Incrementa la componente de temporizacion de la seal, debido a las transiciones
que aparecen cuando hay cadenas de unos, Iavoreciendo la extraccion de la
temporizacion.
- Reduce la interIerencia intersimbolos, que consiste en el traslapamiento que se
presenta entre bits consecutivos cuando la seal es distorsionada por el medio de
transmision, y que puede aIectar el reconocimiento de la inIormacion en los
regeneradores.
Su gran desventaja es la presencia de una componente DC en la seal.
La mayoria de los sistemas de transmision por cable no permiten niveles DC puesto que
estan acoplados en AC con transIormadores o capacitores para eliminar bucles de tierra.
Ademas, algunos sistemas remueven a proposito los componentes DC de la seal para
permitir la alimentacion de los regeneradores a traves de la linea.
Cdigo de Inversin de Marcas Alternadas (Alternate Mark Inversion: AMI).
Consiste en un codigo bipolar que utiliza tres niveles para codiIicar la inIormacion
binaria. El 0 logico es codiIicado como un espacio, y el 1 logico es codiIicado
alternadamente con marcas positivas y negativas del tipo RZ (Eigura 1.14).
1 0 1 0 1 1 1 0 0
Figura 1.14 Cdigo de Inversin de Marcas Alternadas (AMI).
CONMUTACION DIGITAL
Este codigo se considera seudoternario puesto que, si bien consta de tres seales
(espacio, marca positiva y marca negativa) como los codigos ternarios, ellas solo
representan dos tipos de inIormacion por cuanto las marcas corresponden siempre a unos
logicos sin importar su polaridad.
La ventaja de esta seal es que no tiene componente de corriente continua.
Adicionalmente, con la utilizacion de este codigo se tiene la posibilidad de reconocer
errores, pues si durante la transmision por cable un pico de ruido supera a un cero
simulando por consiguiente la presencia de un uno, se tendria una violacion del codigo,
el cual prescribe que los unos sean alternativamente positivos y negativos.
Debido a que este codigo bipolar utiliza polaridades alternadas para codiIicar los unos,
las cadenas de unos tienen una Iuerte componente de temporizacion. Si embargo, las
cadenas de ceros no contienen esta componente y por lo tanto debe evitarse su presencia
en la linea.
La seal que se transmite a traves de la linea suIre, por supuesto, distorsiones en
amplitud y Iase, y ademas se le agrega ruido. Por consiguiente, es necesario regenerarla
en puntos intermedios de la linea y en el receptor al Iinal de la misma. La regeneracion
se eIectua examinando primero el tren de pulsos distorsionados para establecer la
presencia de unos y ceros, luego generando pulsos "Irescos" de acuerdo al resultado del
examen, y transmitiendolos de nuevo a la linea cuando se trata de regeneradores
intermedios. Para el reconocimiento sin errores de los unos y los ceros de la seal
distorsionada, es condicion Iundamental que el regenerador cuente con un reloj con la
misma Irecuencia y Iase de la seal de entrada (Eigura 1.15). Para la obtencion de este
sincronismo se utiliza la misma seal de entrada, la cual es aplicada a un circuito PLL
(Phase-Locked-Loop). El PLL esta conIormado por un oscilador controlado por voltaje
(VCO), un detector de Iase que mide la diIerencia de Iase entre la seal que recibe y el
reloj generado localmente, y un Iiltro que elimina el ruido presente a la salida del
detector de Iase y utiliza la diIerencia de Iase obtenida para ajustar la Irecuencia del
VCO de tal Iorma que se aproxime a la Iase de la seal aplicada.
El adecuado Iuncionamiento del PLL depende de la inIormacion de sincronismo
contenida en la seal en la linea, la cual a su vez esta determinada por la cantidad de
unos transmitidos. Como se ha sealado anteriormente, no es deseable pues la
transmision de series de ceros por cuanto dejarian al PLL sin seal de reIerencia, dando
como resultado un corrimiento en el reloj local con los consecuentes errores en la
regeneracion de la seal. Se ha establecido que los repetidores pueden mantener su
sincronizacion mientras no se presenten cadenas de mas de 15 ceros.
En el codigo AMI subsiste la posibilidad de que se presente una larga secuencia de
ceros. Sin embargo, para seales provenientes del equipo multiplex MIC, conIorme a las
recomendaciones G732 y G733, es muy pequea la probabilidad de que se produzcan
grandes secuencias de ceros.
19
Figura 1.15 Reconocimiento de la seal de entrada.
Cdigo Bipolar de Alta Densidad (High-Density Bipolar: HDBn).
La practica ha demostrado que la desventaja mas seria del codigo AMI es la carencia de
inIormacion de temporizacion cuando se transmiten patrones de seal que contienen una
baja densidad de marcas, y, como resultado, se han realizado varios intentos para
modiIicar el AMI con el Iin de mejorar este aspecto de su rendimiento.
Las soluciones mas ampliamente aceptadas son los codigos bipolares de alta densidad
compatibles (Compatible High-Densitv Bipolar Codes: CHDB) propuestos por Croisier
|CRO70|. La idea basica es que cuando se presenta una cadena de mas de n ceros, el
cero de la posicion n1 se reemplaza por una marca, con el Iin de incrementar el
contenido de la temporizacion. Para identiIicar esta marca como una sustitucion, ella es
insertada con la misma polaridad que la marca precedente, violando asi la regla de
inversion de marcas alternadas. Sin embargo, esto en si mismo no es suIiciente, ya que
seria posible la ocurrencia de una serie de inserciones que tuvieran la misma polaridad,
lo cual introduciria de nuevo una componente DC en la seal.
Para resolver esto, Croisier propuso una modiIicacion adicional, que Iorza a las
violaciones a alternar en polaridad. De esta manera, el codiIicador mantiene un chequeo
constante en la generacion del tren de bits, y si hay lugar para dos violaciones de la
misma polaridad, realiza una doble sustitucion. El primer cero en la cadena de n1 ceros
es reemplazado por una marca que obedece la regla AMI, y el cero de la posicion n1 es
reemplazado luego por una marca de la misma polaridad que la ultima marca
CONMUTACION DIGITAL
transmitida. El decodiIicador tiene entonces que chequear dos parametros. Primero la
violacion AMI, y en segundo lugar el numero de ceros que preceden esta violacion, para
determinar si la ultima marca transmitida es tambien una sustitucion.
Notese que como resultado de esto se ha perdido el atributo de la decodiIicacion
instantanea, pero los retardos involucrados son pequeos, y en todos los demas aspectos
las caracteristicas del codigo han sido mejoradas. La Eigura 1.16 muestra un ejemplo de
la codiIicacion CHDB.
0 1 0 1 1 1 0 0 0 0 1 0 1 1 0 1 0 0 0 0 0 0 0 0 0 0 1 0 1 1 0 1 0 1 0
V- B V+ B V-
Figura 1.16 Cdigo CHDB
3
.
Podria pensarse que la capacidad para detectar errores del codigo ha sido reducida
sustancialmente debido a esta modiIicacion, porque una violacion bipolar ya no
suministra una unica indicacion de la ocurrencia de un error. Un rapido analisis muestra
que este no es el caso. Cualquier error simple insertara una violacion espurea, o borrara
una de las violaciones deliberadas. Esto se hara evidente cuando, en la siguiente
violacion, no aparece la alternacion de las violaciones. Un chequeo de esta caracteristica
proveera por lo tanto una capacidad para deteccion de errores simples.
Puede observarse que existe una Iamilia completa de estos codigos, de los cuales su
elemento general es denotado como codigo CHDBn o HDBn, donde n es la longitud
maxima permitida de la cadena de espacios. Para los sistemas MIC, la UIT-T ha
recomendado el codigo de linea HDB3 para interIaces a 2.048 Kbps (Rec. G.703 6),
8.448 Kbps (Rec. G.703 7) y 34.368 Kbps (Rec. G.703 8), el cual deIine de la
siguiente manera |G703|:
"Para convertir una seal binaria en una seal HDB3 se aplican las siguientes reglas de
codiIicacion:
1. La seal HDB3 es seudoternaria: sus tres estados se designan por B, B- y 0.
2. Los 0 de la seal binaria se codiIican como 0 en la seal HDB3, pero en el caso de
secuencias de cuatro 0 se aplican reglas particulares (vease el punto 4).
3. Los 1 de la seal binaria se codiIican alternadamente como B y B- en la seal
HDB3 (bipolaridad). Cuando se codiIican secuencias de cuatro 0, se introducen
violaciones de la regla de la bipolaridad (vease el punto 4).
4. Las secuencias de cuatro 0 de la seal binaria se codiIican de acuerdo a lo siguiente:
21
a) El primer 0 de la secuencia se codiIica como 0 si el 1 precedente de la seal
HDB3 tiene una polaridad opuesta a la de la violacion precedente y no constituye
una violacion; se codiIica como un 1 que no constituye una violacion (es decir,
B o B-) si el 1 precedente de la seal HDB3 tiene la misma polaridad que la
violacion precedente o constituye una violacion.
Esta regla asegura que las violaciones consecutivas sean de polaridad alternada,
lo cual impide la introduccion de una componente continua.
b) El segundo y tercer 0 de la secuencia se codiIican siempre como 0.
c) El ultimo 0 de la secuencia de cuatro se codiIica siempre como un 1 de polaridad
tal que viole la regla de bipolaridad. Estas violaciones se designan V y V-,
segun su polaridad."
La Eigura 1.17 presenta un ejemplo en el que pueden observarse las diIerentes
situaciones planteadas por la deIinicion de la UIT-T, y en el que se obtienen ademas las
siguientes conclusiones:
1- La secuencia X es 000V o B00V, dependiendo de la violacion anterior.
2- La secuencia Y siempre es B00V.
3- La secuencia Z siempre es 000V.
4- El 1 siguiente a la secuencia Y se invierte en el caso b).
X Y Z
1 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 1
a)
- -
- -
V+ V- V+ V-
b)
- -
- -
V- V+ V- V+
Figura 1.17 Cdigo HDB3.
El codigo HDBn corresponde a un algoritmo de codiIicacion de la seal binaria
denominado BNZS (Binarv N Zero Substitution) en el cual todas las cadenas de N ceros
son reemplazadas con un codigo especial de longitud N que contiene algunos pulsos que
generan a proposito violaciones bipolares. El codigo propuesto por la UIT-T (HDB3)
consiste entonces en un algoritmo de sustitucion de cuatro ceros (B4ZS), el cual se
describe de la siguiente manera:
En el Iormato B4ZS, cada cadena de cuatro ceros en los datos Iuente es codiIicado ya
sea con 000V o con B00V. Un codigo de linea 000V consiste en tres intervalos de bit sin
pulsos (000) seguidos por un pulso que representa una violacion bipolar (V). Un codigo
de linea B00V consiste en un pulso simple que mantiene la alternacion bipolar (B),
CONMUTACION DIGITAL
seguido por dos intervalos de bit sin pulso (00), y Iinalizando con un pulso con violacion
(V). Con cualquier sustitucion, la violacion bipolar ocurre en la ultima posicion de bit de
los cuatro ceros reemplazados por el codigo especial. Por lo tanto, la posicion de la
sustitucion se identiIica Iacilmente.
La decision de sustituir con 000V o B00V es hecha de tal Iorma que el numero de pulsos
B (no violaciones) entre violaciones (V) es impar. Por lo tanto, si se ha transmitido un
numero impar de unos desde la ultima sustitucion, se escoge 000V para reemplazar los
cuatro ceros. Si el numero de unos en el intermedio es par, se escoge B00V. De esta
manera, todas las violaciones a proposito contienen un numero impar de pulsos bipolares
en el intermedio. Tambien, las violaciones bipolares se alternan en polaridad de manera
que se previene la Iluctuacion DC. Un numero par de pulsos bipolares entre violaciones
ocurre solo como resultado de un error en el canal. Ademas, cada violacion a proposito
es inmediatamente precedida por dos ceros. Por lo tanto se mantiene una considerable
redundancia sistematica en el codigo de linea para Iacilitar el monitoreo del desempeo.
La Tabla 1.2 resume el algoritmo de sustitucion |BEL91|.
Tabla 1.2 Reglas de Sustitucin de B4ZS
Numero de pulsos bipolares (unos)
desde la ultima sustitucion Polaridad del pulso
precedente Par Impar
- 000- 00
000 -00-
1.3 Multiplexacin
1.3.1 Mltiplex por Divisin de Tiempo (TDM)
La digitalizacion de la seal de voz tuvo aplicacion practica en sus origenes por sus
ventajas en la transmision. Ya se han examinado los aspectos mas importantes de las
tecnicas MIC, de manera que ahora se estudiaran los metodos de transmision de las
seales MIC. Dado que uno de los Iundamentos de esta transmision es el principio del
multiplex por division de tiempo, se explicara inicialmente este concepto.
La multiplexacion es un proceso que permite la transmision de varios canales a traves
del mismo medio de transmision.
En el multiplex por division de tiempo, varios canales pueden usar un itinerario de
transmision comun si sus seales ocurren en instantes diIerentes. En la Eigura 1.18 se
muestra como tres seales MIC se multiplexan por division de tiempo en la misma linea
de transmision. Los octetos que representan las muestras tomadas en los tres canales son
entrelazados conIormando una secuencia de impulsos. Tal conjunto de impulsos se
denomina trama, y el intervalo de tiempo que ocupa cada uno de los octetos se denomina
intervalo de tiempo. En este ejemplo, cada trama tiene tres intervalos de tiempo.
23
Figura 1.18 Multiplexacin de tres seales MIC.
Cuando recien se introdujo de la tecnologia MIC se conIormaba un tren PAM con las
muestras capturadas de cada abonado y luego se usaba un solo codiIicador MIC para
hacer la conversion antes de inyectar la seal en la linea (Eigura 1.19). La tecnologia ha
ido abaratando los codiIicadores de Iorma tal que en la actualidad cada abonado dispone
de un codiIicador que entrega la seal MIC en un bus digital, en un intervalo de tiempo
preIijado.
La duracion de la trama esta determinada por la Irecuencia de muestreo. Al ser esta
Iijada en 8 KHz por la UIT-T, resulta que cada trama tiene una duracion de 125 usg. El
numero de intervalos de tiempo, y por ende el numero de canales, que se acomodan en
una trama depende entonces de la velocidad de los bits: a mayor velocidad de la seal,
mayor sera el numero de canales que son transportados por la trama. Este Iactor esta
determinado tanto por el ancho de banda del medio de transmision como por la
tecnologia de los equipos utilizados.
La UIT-T, en las Recomendaciones de la serie G.700 ha especiIicado las jerarquias de
los sistemas MIC, conIormadas por multiplex de distintas velocidades. En la base de
cada jerarquia se encuentran los multiplex de primer orden o multiplex primarios, a
partir de los cuales se construyen los sistemas multiplex de orden superior.
Los sistemas multiplex primarios son de dos tipos: el MIC30, de origen europeo (CEPT:
Conference Europeenne des Administrations des Postes et des Telecommunications),
que multiplexa 30 canales teleIonicos, y el MIC24, de origen norteamericano (AT&T:
American Telephone and Telegraph Companv) y adoptado en Japon (NTT: Nippon
Telegraph & Telephone Public Corporation), que multiplexa 24 canales teleIonicos. Las
CONMUTACION DIGITAL
especiIicaciones de estos dos sistemas estan contenidas en las Recomendaciones de la
UIT-T G.732 y G.733 respectivamente. Aunque en nuestro medio se preIiere el sistema
MIC30, tambien se encuentran algunos equipos MIC24. Por consiguiente se estudiaran
las caracteristicas mas importantes de ambos sistemas.
Figura 1.19 Sistema de transmisin PCM-TDM.
1.3.2 Sistema Mltiplex MIC30
En el sistema MIC30 (Eigura 1.20) cada trama esta constituida por 32 intervalos de
tiempo (IT), de los cuales 30 estan destinados a canales de voz.
25
Figura 1.20 Estructura de la trama MIC30.
Cada IT tiene 8 bits, numerados de 1 a 8, y los 32 ITs estan numerados de 0 a 31. El
numero de bits por trama es 256, numerados de 1 a 256, y la Irecuencia de repeticion de
la trama es 8.000 Hz (Rec. G.704 3.3). A partir de esta inIormacion se obtienen los
siguientes datos:
Duracion de la trama 1/8000 Hz 125 seg
Duracion de un IT 125 seg/32 3,906 seg
Duracion de un Bit 3,906 seg/8 0,488 seg
Velocidad de bit 1/0,488 seg 2.048 Kbps
Otra Iorma de obtener la velocidad del sistema:
8000 tramas/seg x 32 IT/trama x 8 bits/IT 2.048 Kbps
Velocidad de canal 8000 muestras/seg x 8 bits/muestra
Velocidad de canal 64 Kbps
Esto signiIica que la inIormacion de voz de un canal teleIonico es transmitida de manera
digital a una velocidad de 64 Kbits/seg.
La utilizacion de los ITs es la siguiente:
IT0: Alineacion de trama y supervision.
IT1-IT15: Canales teleIonicos o de datos.
IT16: Sealizacion.
IT17-IT31: Canales teleIonicos o de datos.
Los 30 canales teleIonicos transportan inIormacion de voz codiIicada segun la Ley A
especiIicada por la UIT-T en la Recomendacion G.711.
CONMUTACION DIGITAL
El IT0 contiene, en principio, la seal de alineacion o sincronizacion de trama. Esta
seal es requerida en el receptor con el Iin de identiIicar individualmente los canales que
transporta la trama.
El establecimiento y mantenimiento de la sincronizacion de trama requiere la
transmision de una cierta cantidad de inIormacion adicional, de la misma manera como
la sincronizacion a nivel de bit exige cierta inIormacion suministrada por los codigos de
linea. En general, los metodos basicos para establecer la sincronizacion de trama son
|BEL91|:
- Alineacion por adicion de digitos.
- Alineacion por robo de digitos.
- Alineacion por adicion de un canal.
- Alineacion estadistica.
- Alineacion con codigo de linea unico.
El sistema MIC30 utiliza el metodo de alineacion por adicion de un canal. Este metodo,
comparado con el de adicion de digitos utilizado por el sistema MIC24, agrega un
considerable rendimiento y Ilexibilidad al proceso de alineacion. En primer lugar, la
alineacion se puede establecer mas rapidamente puesto que es muy improbable que la
aleatoria inIormacion de voz codiIicada a 8 bits coincida con el codigo de alineacion. En
segundo lugar, la mayor longitud del codigo simpliIica la identiIicacion de Iunciones
auxiliares como limites de supertrama, bits de paridad o estado del equipo. Con el
codigo de alineacion utilizado en MIC30, el tiempo promedio de alineacion a partir de
un punto aleatorio es de 0,5 mseg.
El codigo de alineacion de trama es ; y es transportado cada dos tramas. La
Eigura 1.21 muestra la asignacion de los 8 bits del IT0.
El IT16 de la trama, por su parte, es utilizado para inIormacion de sealizacion. Los
enlaces entre centrales transportan dos tipos de inIormacion: voz y sealizacion. En
terminos generales, la inIormacion de sealizacion puede utilizar el mismo canal
teleIonico o un canal comun a varios canales de voz. Adicionalmente, cuando se tiene
sealizacion en el mismo canal, esta puede estar dentro de la banda de voz o Iuera de
banda. Cuando se digitaliza la inIormacion de sealizacion, si esta es del tipo Iuera de
banda o canal comun, es necesario adicionar bits a la trama para transportarla. El sistema
MIC30 utiliza un IT adicional, que es el IT16. En el capitulo de Sealizacion se explica
en detalle el tema de la sealizacion digital y el uso del IT16.
1.3.3 Sistema Mltiplex MIC24
En el sistema MIC24 (Eigura 1.22), cada trama esta constituida por 24 ITs, todos ellos
destinados a canales de voz, mas un bit adicional (bit E) para alineacion de trama,
control de calidad y suministro de enlaces de datos.
27
Figura 1.21 Asignacin de los bits del IT0 en MIC30.
Figura 1.22 Estructura de la trama MIC24
Cada IT tiene 8 bits, numerados de 1 a 8, y los 24 ITs estan numerados de 1 a 24. El
numero de bits por trama es 193, numerados de 1 a 193, y la Irecuencia de repeticion de
trama es 8.000 Hz (Rec. G.704 3.1). A partir de esta inIormacion se obtienen los
siguientes datos:
CONMUTACION DIGITAL
Duracion de la trama 1/8000 Hz 125 seg
Duracion de un Bit 125 seg/193 0,648 seg
Duracion de un IT 0,648 seg x 8 5,181 seg
Velocidad de bit 1/0,648 seg 1.544 Kbps
Otra Iorma de obtener la velocidad del sistema:
8000 tramas/seg x 193 bits/trama 1.544 Kbps
Velocidad de canal 8000 muestras/seg x 8 bits/muestra
Velocidad de canal 64 Kbps
Obviamente, si la Irecuencia de muestreo y el numero de bits utilizados para representar
cada muestra son los mismos que en el sistema MIC30, la velocidad de transmision de
un canal digital de voz se mantiene en 64 Kbps.
Los 24 canales teleIonicos transportan inIormacion de voz codiIicada segun la Ley
especiIicada en la Recomendacion G.711.
El bit 1 de la trama, denominado bit E, contiene en principio la seal de alineacion o
sincronizacion de trama. El sistema MIC24 utiliza el metodo por adicion de digitos, que
consiste en la insercion periodica de un bit de alineacion con una secuencia de datos
identiIicable.
En los sistemas MIC24 originales, se adiciono un bit a la trama, que alternaba su valor
(1/0). Este Iormato era bastante util por cuanto ningun canal de voz contiene un patron
alternado de 1 y 0, pues ello implicaria una componente de Irecuencia 4 KHz en la seal,
la cual es rechazada por el codiIicador MIC. Con esta estrategia de alineacion, el tiempo
de alineacion resultaba ser de 24,125 mseg.
La segunda generacion de sistemas MIC24 de la Bell System, cuyas caracteristicas estan
recogidas en las Recomendaciones de la UIT-T, utiliza un patron de alineacion con una
secuencia de bits mas larga para la identiIicacion de las tramas de sealizacion. Dado
que el sistema MIC24 no cuenta con un IT dedicado a inIormacion de sealizacion,
utiliza el bit menos signiIicativo de los canales de voz (bit 8), cada seis tramas, para
sealizacion. Los canales de sealizacion obtenidos se dividen en dos subcanales A y B,
o sea que de cada subcanal se envia un bit cada 12 tramas. Por consiguiente, se requeria
una secuencia de 12 bits de alineacion para identiIicar los bits de sealizacion y los dos
subcanales. La secuencia de alineacion seleccionada se muestra en la Eigura 1.23.
Para describir la secuencia mostrada en la Eigura 1.23, es conveniente dividir los bits de
alineacion en dos secuencias separadas. Durante las tramas impares (las tramas estan
numeradas de 1 a 12) los bits de alineacion se alternan, mientras que durante las tramas
29
pares la secuencia de bits de alineacion es . La Eigura 1.23 indica
que la trama que transporta los subcanales de sealizacion A puede ser identiIicada con
la transicion 0 a 1 en la secuencia de tramas pares. De manera similar, la transicion 1 a 0
en la secuencia de tramas pares identiIica una trama que transporta los subcanales de
sealizacion B. El proceso de alineacion se inicia encontrando la secuencia de bits
alternados (con 385 bits intermedios) y luego se localiza el patron de alineacion
|BEL91|.
El metodo descrito es especiIicado en la Recomendacion G.704 3.1 como Metodo 2 de
asignacion de bits E, usado para multitrama de 12 tramas, en sistemas con sealizacion
por canal asociado. De manera general, en el Metodo 2 se utiliza el bit E de las tramas
impares como seal de alineacion de trama, con la secuencia alternada. De otro lado, el
bit E de las tramas pares recibe el nombre de bit S, y puede ser usado como seal de
alineacion de multitrama, con la secuencia , o para transmitir sealizacion a
baja velocidad. No hay bits disponibles para Iunciones de alarma y control, y en caso
necesario se recurre al Iorzamiento de cualquier bit (Ejemplo, el bit 2 de cada canal en
"0").
E: Seal de alineacion de trama 101010
M: Seal de alineacion de multitrama 001110
Figura 1.23 Secuencia de tramas del sistema MIC24.
Bit de alineacion
de Trama
Canales de Voz
Trama No.
1 1 E 1 2 . . . . 24
2 0 M 1 2 . . . . 24
3 0 E 1 2 . . . . 24
4 0 M 1 2 . . . . 24
5 1 E 1 2 . . . . 24
6 1 M 1 A 2 A . . . . 24 A
7 0 E 1 2 . . . . 24
:
12 0 M 1 B 2 B . . . . 24 B
CONMUTACION DIGITAL
El Metodo 1 descrito en la Recomendacion G.704 3.1 corresponde a la multitrama de
24 tramas. En este caso, los canales de sealizacion son 4 (A, B, C y D) y el bit E es
utilizado para alineacion de trama/multitrama, supervision del multiplex, y transmision
de datos. Para la seal de alineacion de trama/multitrama, el bit E de cada cuarta trama
Iorma el patron .
En el capitulo de Sealizacion se explican en detalle los metodos de sealizacion
utilizados en el sistema MIC24.
La Tabla 1.3 muestra las caracteristicas mas sobresalientes de los sistemas multiplex
primarios.
Tabla 1.3 Datos Tcnicos del Mltiplex Primario
MIC30 MIC24
Banda de AE 300-3400 Hz 300-3400 Hz
Velocidad de Muestreo 8000 Hz 8000 Hz
Bits/Muestra 8 8
ITs/Trama 32 24
Canales MIC por Trama 30 24
Velocidad de Bits de Salida 2048 Kbps 1544 Kbps
Ley de CodiIicacion Ley A (A 87,6) Ley ( 255)
Capacidad de Sealizacion
- Canal Asociado 1-4 Canales por MIC 1-2 canales por MIC
- Canal Comun 64 Kbps 4 Kbps
Cada sistema MIC es unidireccional, lo que implica que en teleIonia, donde los sistemas
son duplex, se requiere como minimo dos enlaces, uno para cada sentido. En cada
extremo se dispone de equipos terminales transmisores y receptores, y la linea es
equipada con repetidores regenerativos espaciados uniIormemente, que regeneran los
bits entrantes y transmiten una corriente de nuevos bits Irescos (Eigura 1.24). Las lineas
de transmision usadas para interconexion de multiplex primarios son en la mayoria de
los casos cables de par teleIonico ya existentes. La distancia entre regeneradores para
estas lineas MIC debe ser de 1,5 a 2,3 Km, dependiendo del tipo de cable.
1.3.4 Sistemas Mltiplex de Segundo Orden
Los sistemas multiplex primarios son adecuados para distancias cortas, de 2 a 50 Km.
Para distancias medias y largas, se requiere agrupar una gran cantidad de canales sobre
la linea de transmision, a Iin de obtener sistemas mas economicos y practicos.
Con el Iin de cubrir estas necesidades, se han desarrollado los sistemas multiplex de
orden superior, que pueden ser de dos tipos:
31
Figura 1.24 Sistema MIC de primer orden.
a) Multiplex MIC.
La seal del multiplex es obtenida a partir de tributarios analogicos, en un proceso
simultaneo de digitalizacion y multiplexacion. La trama es estructurada por el metodo de
intercalacion de grupos (word interleaving), en el cual el multiplex se integra tomando
en cada ciclo un grupo de bits, en este caso 8, correspondiente a cada tributario.
b) Multiplex Digital.
La seal del multiplex es obtenida a partir de tributarios digitales de orden inIerior, en
un proceso de multiplexacion. La trama es estructurada por el metodo de intercalacion
de bits (bit interleaving), en el cual el multiplex se integra tomando en cada ciclo un bit
de cada tributario (Eigura 1.25).
En los sistemas de segundo orden han sido deIinidos multiplex de los dos tipos, a saber:
Mltiplex MIC:
- Multiplex MIC de segundo orden a 8.448 Kbps (Rec. G.744).
- Multiplex MIC de segundo orden a 6.312 Kbps (Rec. G.746).
La Tabla 1.4 presenta la distribucion de los ITs del sistema de 8.448 Kbps.
Mltiplex digital:
- Multiplex digital de segundo orden a 8.448 kbps, con justiIicacion positiva (Rec.
G.742).
- Multiplex digital de segundo orden a 6.312 kbps, con justiIicacion positiva (Rec.
G.743).
- Multiplex digital de segundo orden a 8.448 kbps, con justiIicacion
positiva/nula/negativa (Rec. G.745).
CONMUTACION DIGITAL
Figura 1.25 Multiplexacin digital.
Tabla 1.4 Estructura de la trama del Mltiplex MIC a 8.448 Kbps (1)
Erecuencia de repeticion de trama 8.000 Hz
Seal de alineacion de trama 11100110 100000
Nmero de IT Asignacin
0 Seal de alineacion de trama (2)
1 a 4 Reservados para uso nacional
5 a 32 Canales teleIonicos 1 a 28
33 Reservado para uso nacional
66 Seal de alineacion de trama (2)
67 a 70 Sealizacion
99 Reservado para uso nacional
(1) En caso de sealizacion asociada al canal.
(2) El IT0 y los seis primeros bits del IT66 se asignan a
la alineacion de la trama.
Los dos bits restantes del IT66 estan destinados a
otros servicios.
a) Multiplexacion digital de segundo orden de seales MIC primarias.
(a) Esquema del CEPT. (b) Esquema de AT&T.
b) Entrelazamiento de bits.
33
La Tabla 1.5 presenta la distribucion de los bits del sistema de 8.448 Kbps. Notese la
utilizacion de bits de justiIicacion (relleno) con el Iin de compensar la diIerencia de
velocidades de los tributarios digitales, los cuales no estan sincronizados, es decir, no
tienen la misma Irecuencia real.
Tabla 1.5 Estructura de la trama del Mltiplex Digital a 8.448 Kbps
Velocidad binaria de los aIluentes (kbps) 2.048
Numero de aIluentes 4
Estructura de la trama Plan de numeracin
de los bits
Grupo I
Seal de alineacion de trama (1111010000) 1 a 10
Indicacion de alarma destinada al equipo multiplex digital distante 11
Bit reservado para uso nacional 12
Bits procedentes de los aIluentes 12 a 212
Grupo II
Bits C
j1
de control de justiIicacion (1) 1 a 4
Grupo III
Bits C
j2
Grupo IV
Bits C
j3
Bits justiIicables, procedentes de los aIluentes 5 a 8
Longitud de trama 848 bits
Bits por aIluente 206 bits
Velocidad maxima de justiIicacion por aIluente 10 Kbps
Relacion nominal de justiIicacion 0,424
(1) C
ji
designa el bit numero i de control de justiIicacion del aIluente numero j.
En principio, la salida de un multiplexor esta conIormada por un conjunto de canales que
transportan la inIormacion de los tributarios respectivos, a la misma velocidad de
entrada. El concepto basico del metodo de bits de justiIicacion implica el uso de canales
de salida cuyas velocidades son adrede mas altas que las velocidades de entrada. De esta
manera los canales de salida pueden transportar toda la inIormacion de la entrada mas un
numero variable de bits "nulos" o bits de relleno. Los bits nulos no son parte de la seal
de entrada; ellos son insertados de una manera preestablecida para ajustar el tren de
datos de entrada a la mayor velocidad de salida. Naturalmente, debe ser posible
identiIicar los bits de relleno con el Iin de que el procedimiento de "des-relleno" pueda
recuperar el tren de bits original.
CONMUTACION DIGITAL
El metodo de los bits de justiIicacion es aplicado a menudo en los multiplex de mayor
nivel cuando los tributarios de menor nivel no estan sincronizados entre si. Al utilizar los
bits de justiIicacion, cada canal puede ajustar individualmente la diIerencia entre sus
velocidades de entrada y salida. Para los tributarios mas rapidos, los bits de justiIicacion
contendran normalmente inIormacion de entrada, mientras que los tributarios mas lentos
usaran a menudo los bits de justiIicacion como relleno.
La Eigura 1.26 |BEL91| muestra la estructura de la trama del multiplex digital de
segundo orden a 8448 Kbps. Los bits de control de justiIicacion de cada canal (C
i
)
indican cuando el bit de justiIicacion del canal contiene inIormacion de entrada
(ausencia de justiIicacion) y cuando contiene relleno (justiIicacion positiva).
Figura 1.26 Formato de la trama del mltiplex digital a 8.448 Kbps.
1.3.5 Mltiplex de Orden Superior
Ademas de los sistemas de primer y segundo orden, las jerarquias digitales poseen
sistemas de ordenes superiores que, como se ha mencionado, buscan aprovechar al
maximo los diIerentes medios de transmision, transportando un numero cada vez mayor
de canales teleIonicos.
Subtrama de 200 bits
Seal de alineacion de trama 200 bits de mensaje
1 1 1 1 0 1 0 0 0 0 X R
. . . . .
200 bits de mensaje
C1 C2 C3 C4
. . . . .
200 bits de mensaje
C1 C2 C3 C4
. . . . .
200 bits de mensaje
C1 C2 C3 C4 S1 S2 S3 S4
. . . . .
Trama
848 bits
X Indicacion de alarma.
R Reservado para uso nacional.
S
i
Bits de justiIicacion.
C
i
Bits de control de justiIicacion.
C
i
111 - justiIicacion positiva.
C
i
000 - no justiIicacion.
35
Se tienen dos jerarquias digitales: una basada en el multiplex de 2048 Kbps (MIC30), y
la otra basada en el multiplex de 1544 Kbps (MIC24). La Eigura 1.27 |ERI80| muestra
un ejemplo de implementacion de la primera, donde los sistemas de orden superior se
obtienen mediante la multiplexacion de los sistemas de orden inIerior. La Eigura 1.28
|ERI80| da tambien un ejemplo de los medios de transmision que podrian usarse.
Figura 1.27 Posible jerarqua de transmisin digital basada en el sistema MIC30.
Figura 1.28 Posibles medios de transmisin para la jerarqua basada en el sistema
MIC30.
Orden Velocidad
Mbps
No. de
canales de
voz para
los
mltiplex
digitales
P
a
r

t
e
l
e
f
n
i
c
o
P
a
r

t
r
e
n
z
a
d
o
C
a
b
l
e

m
i
c
r
o

c
o
a
x
i
a
l
C
a
b
l
e

c
o
a
x
i
a
l

p
e
q
u
e
o
C
a
b
l
e

c
o
a
x
i
a
l

n
o
r
m
a
l
R
a
d
i
o
-
e
n
l
a
c
e

1
2

G
H
z
G
u
a

d
e

o
n
d
a
s

3
0
-
1
2
0

G
H
z
F
i
b
r
a

p
t
i
c
a
1 2,048 30 X X
2 8,448 120 X X X X
3 ~ 34 480 X X X X
4 ~ 140 2000 X X X X X
5 ~ 560 8000 X X X
CONMUTACION DIGITAL
La UIT-T ha especiIicado los sistemas de orden superior en las siguientes
Recomendaciones:
Rec. G.751 - Multiplex digitales basados en 8.448 Kbps, con justiIicacion positiva.
- Multiplex digitales de tercer orden a 34.368 Kbps.
- Multiplex digitales de cuarto orden a 139.264 Kbps.
Rec. G.752 - Multiplex digitales basados en 6.312 Kbps, con justiIicacion positiva.
- Multiplex digitales de cuarto orden a 97.728 Kbps.
Rec. G.753 - Multiplex digital de tercer orden a 34.368 Kbps, con justiIicacion
positiva/nula/positiva.
Rec. G.754 - Multiplex digital de cuarto orden a 139.264 Kbps, con justiIicacion
positiva/nula/positiva.
Ademas de los anteriores, han sido deIinidos otros dos:
- Multiplex digital de quinto orden en la jerarquia basada en MIC30, con una
velocidad binaria de 565.148 Kbps.
- Multiplex digital de cuarto orden en la jerarquia basada en MIC24, con una
velocidad binaria de 274.176 Kbps.
La Tabla 1.6 presenta los multiplex deIinidos para las jerarquias MIC30 y MIC24, con
inIormacion sobre los canales teleIonicos transportados por cada uno.
Tabla 1.6 1erarquas Mltiplex de 2.048 y 1.544 Kbps
MIC30 (2.048 Kbps)
Orden Canales Tasa de bps Eactor
1 30 2.048 --
2 120 8.448 4
3 480 34.368 4
4 1920 139.264 4
5 7680 565.148 4
MIC24 (1.544 Kbps)
1 24 1.544 --
2 96 6.312 4
3 672 44.736 7 (1)
4 4032 274.176 6 (1)
3 480 32.064 5 (2)
4 1440 97.728 3 (2)
(1) Utilizada en Norteamerica.
(2) Utilizada en Japon.
37
La necesidad de Iacilitar la interconexion de equipos de estas dos jerarquias ha llevado a
plantear una jerarquia de interIuncionamiento, cuyas caracteristicas se presentan en la
Tabla 1.7.
Tabla 1.7 1erarqua Mltiplex de Interfuncionamiento
1 30 2.048 --
2 90 6.312 3
3 630 44.746 7
4 1820 139.264 3
1.3.6 1erarqua Digital Sincrnica (6'+ 6\QFKURQRXV 'LJLWDO
+LHUDUFK\)
Las jerarquias de los multiplex convencionales, estudiada en las secciones anteriores, ha
sido diseada para suplir las necesidades de una red de telecomunicaciones asincronica,
con grandes diIerencias de Irecuencia entre los distintos enlaces, y que utiliza como
medios principales de transmision el par teleIonico, el par trenzado, el cable coaxial y el
radio.
La instalacion de gran numero de centrales digitales ha incrementado la sincronizacion
de la red, haciendo posible sincronizar la transmision de las seales a una Irecuencia
global de la red. La Iibra optica, por su parte, ha llegado a ser un medio ideal para la red
de transmision, por su gran capacidad e inmunidad al ruido, y esta siendo ampliamente
utilizada despues de alcanzar la madurez su tecnologia de instalacion y operacion.
Ademas, los nuevos servicios de telecomunicaciones exigen la operacion con canales de
banda ancha, de capacidades muy superiores a los 64 Kbps que constituyen la base de
las jerarquias convencionales.
Estos Iactores han planteado un nuevo escenario en la red de telecomunicaciones, para el
cual se ha deIinido una nueva jerarquia, la SDH, con la caracteristica Iundamental de
que tiene su origen en un estandar para redes sincronicas de Iibra optica: el SONET
(Svnchronous Optical Network) propuesto por Bellcore (Bell Communications
Research).
La SDH es, entonces, una jerarquia de transmision digital para enlaces opticos, resultado
de un esIuerzo conjunto entre el ANSI (American National Standards Institute) y el
CEPT, en el seno de la UIT-T.
La especiIicacion de SDH esta contenida en las Recomendaciones G.707, G.708 y
G.709, mientras que las del SONET Iueron incorporadas en la G.703.
La norma deIine varios aspectos a saber:
CONMUTACION DIGITAL
- La interIaz optica.
- Las velocidades y los Iormatos.
- Los procedimientos de operacion.
Establece, ademas, una arquitectura de la red con grandes Iacilidades para su
administracion.
En el proceso de estandarizacion surgieron dos aspectos claves que hicieron posible la
aplicacion universal de SDH:
- Puede trabajar en un medio plesiocrono, donde existen diIerencias de velocidad entre
los enlaces mantenidas dentro de ciertos margenes, conservando su naturaleza
sincronica.
- Resuelve las incompatibilidades que hasta el presente habian existido entre la
jerarquia digital europea (basada en 2.048 Kbps) y la norteamericana (basada en
1.544 Kbps).
SDH retomo las principales caracteristicas del SONET, que son |BAL89|:
- DeIine una Iamilia de interIaces de seales digitales, que considera el incremento
continuo en las velocidades de bit de las interIaces opticas.
- Utiliza una velocidad de base cercana a los 50 Mbps, para acomodar el multiplex
digital de tercer orden a 44,736 Mbps de la jerarquia convencional norteamericana.
- Utiliza multiplexacion sincronica, para simpliIicar la multiplexacion y
demultiplexacion de las seales que componen el SONET, para obtener un Iacil
acceso a los tributarios, y para explotar la creciente sincronizacion de la red.
- Soporta el transporte de canales de banda ancha (~50 Mbps).
- EspeciIica un numero suIiciente de canales adicionales y Iunciones para soportar
completamente Iacilidades de mantenimiento.
En las redes asincronicas, como las que atienden los multiplex convencionales, pueden
existir diIerencias importantes entre las Irecuencias de los tributarios, razon por la cual
se utiliza el metodo de justiIicacion positiva en la estructura de las tramas en los
multiplexores. Esto diIiculta la recuperacion de la inIormacion que llevan los tributarios.
En las redes sincronicas existen muy pequeas diIerencias entre las Irecuencias de los
tributarios. Por consiguiente, es posible utilizar el metodo de localizacion Iija, en el cual
la inIormacion de cada tributario tiene asignada una posicion Iija en la trama de salida.
Los corrimientos causados por las diIerencias de Irecuencias a la entrada del multiplexor
son controlados utilizando memorias elasticas que almacenan temporalmente la
inIormacion de entrada para sincronizar su colocacion en la trama de salida. En este
39
metodo, cuando se acumulan los corrimientos producidos por las diIerencias de
Irecuencia, se produce perdida o repeticion de inIormacion.
SDH utiliza una novedosa tecnica de apuntadores que aprovecha las ventajas de los
metodos de justiIicacion positiva y mapeo de localizacion Iija.
La Eigura 1.29 muestra la estructura de la trama basica de SDH, denominada STM-1
(Svnchronous Transport Module-Level 1), que tiene una velocidad de 155,520 Mbps. La
trama esta integrada por 9 Iilas y 270 columnas de octetos, para un total de 2430 octetos,
que son transmitidos en 125 seg. Las Iilas se enumeran de arriba hacia abajo (1 a 9) y
las columnas de izquierda a derecha (1 a 270). Las Iilas se transmiten en orden
ascendente, lo mismo que los octetos, de acuerdo a su numero de columna.
Figura 1.29 Estructura de la trama STM-1.
El Iormato contiene dos secciones principales: la seccion de carga util (pavload), que
transporta la inIormacion suministrada por los tributarios, y la seccion de
encabezamiento llamada tambien Tara de Seccion (SOH: Section Overhead) que
transporta inIormacion de alineacion de trama, identiIicacion del modulo (tipo de STM),
supervision de errores, y de operacion y mantenimiento.
La Tara de Seccion contiene el apuntador del modulo, que indica el lugar donde se inicia
la carga util en la trama (Eigura 1.30) y maneja el metodo de justiIicacion empleado en
SDH.
En la jerarquia SDH se han deIinido cuatro tipos de modulos, donde los de orden
superior son obtenidos multiplexando los de orden inIerior con el metodo de entrelazado
de octetos. La Tabla 1.8 presenta los modulos de la jerarquia SDH.
SOH - Section Overhead - Tara de
Seccion
S Alineacion de Trama
S IdentiIicacion del Modulo
S Supervision de Errores
S Operacion y Mantenimiento
POH - Path Overhead - Tara de
Trayectoria
S Supervision de Errores
S IdentiIicacion de la Carga Util
S Alineacion de Multitrama
S Operacion y Mantenimiento
CONMUTACION DIGITAL
Figura 1.30 Ubicacin de la carga til en la trama.
Tabla 1.8 1erarqua SDH
Mdulo Velocidad
STM-1 155,520 Mbps
STM-4 622,080 Mbps
STM-8 1.244,160 Mbps
STM-16 2.488,320 Mbps
1.4 Ventajas y Desventajas del MIC
1.4.1 Ventajas
- Calidad de transmision casi independiente de la distancia.
Una caracteristica de la seal digital es su inmunidad a la interIerencia. Las seales
digitales pueden regenerarse en puntos intermedios a lo largo de una linea de
transmision sin perdida de calidad. Este no es el caso con las seales analogicas, en las
que no solo la seal sino tambien el ruido es ampliIicado en los puntos de ampliIicacion
intermedios. En el caso digital los repetidores solo tienen que tomar una simple decision
de si un impulso entrante es un uno o un cero. Despues de haber sido tomada la decision,
se transmite un impulso Iresco. Es cierto que una cantidad de impulsos entrantes podrian
estar tan distorsionados como para no ser reconocidos correctamente pero este regimen
de Iallas puede hacerse tan bajo como sea necesario. Sin embargo, hay que observar que
los sistemas MIC usados en la practica y especiIicados por la UIT-T no son, desde el
punto de vista de la calidad de transmision, mejores que los sistemas EDM |BEL91|.
- Aumento de la capacidad en los pares.
El principio del Multiplex por Division de Tiempo (TDM) permite un aumento en la
capacidad de los pares de cable originalmente usados para los canales teleIonicos. Esto
41
hace posible introducir la transmision con MIC en estos pares, en lugar de tender nuevos
cables, cuando se requiere un mayor numero de canales.
- Economia para ciertos enlaces.
En ciertas aplicaciones, especialmente en la red troncal urbana, la transmision con MIC
ha demostrado por si misma ser competitiva con cualquier otro metodo de transmision.
La longitud de los enlaces de transmision debera estar en la region intermedia, donde los
enlaces normales de Irecuencia vocal tienden a ser demasiados largos y los enlaces
EDM, demasiado cortos, como se aprecia en la Eigura 1.31.
Figura 1.31 Distancia econmicamente factible para los sistemas de transmisin
MIC.
Este intervalo de distancia optima depende mucho de la tecnologia alcanzada, y Iactores
locales tales como la densidad de abonados, la topograIia del pais, etc., y en
consecuencia, varia ampliamente. Por tal razon, las ciIras del graIico deben tomarse
como un ejemplo para el sistema multiplex MIC de primer orden.
- Economia en la combinacion transmision digital mas conmutacion digital.
Una alta proporcion del costo de los sistemas MIC yace en el equipo terminal. La
introduccion de la conmutacion digital reduce sustancialmente este costo porque la
conmutacion se eIectua directamente sobre la corriente de bits digitales y no es necesaria
la costosa conversion A/D. En consecuencia, la combinacion de conmutacion y
transmision digital tiende a bajar los costos totales.
- Tecnologia de circuitos integrados.
Los desarrollos en la tecnologia de circuitos integrados apunta a niveles de costo
Iavorables y un alto grado de conIiabilidad. Los sistemas MIC, que hacen un uso
intensivo de estos dispositivos, se ven beneIiciados directamente por estos desarrollos.
CONMUTACION DIGITAL
- Integracion de servicios.
Como medio digital, un enlace MIC puede transmitir no solo conversacion sino tambien
datos. Cada canal MIC tiene una capacidad de 64000 bits/seg lo que hace un muy util y
poderoso canal de datos. En la actualidad, existe una gran variedad de servicios basados
en inIormacion digitalizada, que encuentran en los sistemas MIC su medio natural de
transporte.
- Nuevos medios de transmision.
Los medios de transmision de banda ancha, tales como las guias de onda y, ante todo, las
Iibras opticas son mas adecuados para la transmision digital que para la analogica.
- Eacilidad de multiplexacion.
Aunque la multiplexacion por division de Irecuencia de seales analogas tambien se usa
para reducir el costo de los cables, los equipos EDM son tipicamente mas costosos que
los equipos TDM, aun cuando se incluyen los costos de la digitalizacion |ERI80|.
- Eacilidad de sealizacion.
La inIormacion de control (cuelgue/descuelgue, digitos, deposito de monedas, etc.) es
inherentemente digital, y por tanto, incorporada Iacilmente en un medio de transmision
digital.
Una vez insertada la inIormacion de sealizacion en el enlace digital, desde el punto de
vista del sistema de transmision esta no se diIerencia del traIico de voz. En contraste, los
sistemas analogicos deben darle un tratamiento especial a la sealizacion, cuyo Iormato
depende del sistema de transmision y los equipos terminales, todo lo cual ha contribuido
al surgimiento de gran variedad de sistemas de sealizacion analogicos.
Por otra parte, la utilizacion de los sistemas de transmision digitales ha ampliado
enormemente la capacidad de los sistemas de sealizacion, pues ha hecho posible la
utilizacion de verdaderos canales de datos para la comunicacion entre los equipos de
control en la red de telecomunicaciones. Esto, a su vez, ha dado lugar a la introduccion
de una gran variedad de servicios a los usuarios, adicionales al servicio teleIonico. En el
capitulo de Sealizacion se estudiara con detalle el tema de la sealizacion digital.
1.4.2 Desventajas
- Mayor ancho de banda.
La transmision digital requiere un ancho de banda mucho mayor que los sistemas
analogicos. En algunos sectores de la red, como por ejemplo en la red de abonados, este
hecho no representa un problema mayor puesto que en tales sectores el ancho de banda
del medio de transmision esta subutilizado. Si embargo, en los sistemas de larga
43
distancia donde el ancho de banda es un recurso importante, los sistemas digitales
pueden ser ineIicientes en terminos del numero de canales de voz transportados. Esta
desventaja es compensada por la capacidad de los sistemas digitales para superar
grandes niveles de ruido e interIerencia y ademas, en ultimo termino, su aplicacion esta
Iavorecida por la tendencia a la digitalizacion de la red.
- Conversion analogo-digital.
Los costos de conversion han signiIicado siempre una porcion importante de los costos
de los sistemas digitales. Sin embargo, con la digitalizacion de la red la necesidad de la
conversion se va reduciendo, por lo cual sus costos se estan reduciendo continuamente.
- Necesidad de sistemas de sincronizacion.
Cuando de transmite inIormacion digital de un lugar a otro, se requiere una
temporizacion de reIerencia o "reloj" para controlar la transIerencia. El reloj especiIica
cuando tomar muestras de la seal que llega para decidir que valor Iue transmitido. El
momento optimo de muestreo corresponde generalmente al centro de los pulsos
transmitidos. Por lo tanto, con el Iin de lograr una deteccion optima, el reloj de muestreo
debe estar sincronizado con los pulsos de llegada. En general, la generacion de una
temporizacion local de reIerencia para la deteccion de la seal digital no es diIicil.
Problemas mas sutiles aparecen, sin embargo, cuando se interconectan un numero de
enlaces de transmision y centrales digitales para Iormar una red. No solo se requiere que
los elementos individuales de la red mantengan una sincronizacion interna, sino que
tambien es necesario establecer ciertos procedimientos para la sincronizacion completa
de la red antes de que los subsistemas individuales puedan interoperar adecuadamente.
En el capitulo de Sincronizacion se discuten los problemas basicos de la sincronizacion
de la red y sus implementaciones.
- Multiplexacion con restricciones topologicas.
En los sistemas EDM utilizados para diIusion de servicios de radio y television no
existen restricciones operativas para la localizacion geograIica de transmisores y
receptores. En tanto que el transmisor conIine sus emisiones a la banda asignada y cada
receptor utilice un Iiltro suIicientemente selectivo para que pase solamente el canal
deseado, la red opera sin que exista interIerencia mutua. Por su parte, el TDM no oIrece
muchas Iacilidades para su aplicacion con Iuentes y destinos distribuidos, razon por la
cual ha sido utilizado originalmente en aplicaciones donde todas las Iuentes de
inIormacion estan centralizadas y un unico multiplexor controla la ocurrencia y el
asignamiento de los intervalos de tiempo.
Sin embargo existen tecnicas soIisticadas para el uso del TDM con Iuentes distribuidas,
como es el caso del Acceso Multiple por Division de Tiempo (TDMA: Time Division
Multiple Access) utilizado en los satelites.
CONMUTACION DIGITAL
- Incompatibilidad con instalaciones analogicas existentes.
Gran parte de los costos de los sistemas digitales estan representados en las interIaces
con el medio analogico. El ejemplo mas notable de esta situacion se presenta en las
centrales locales, pues el bucle de abonado estandar es particularmente incompatible con
los sistemas digitales.
Dado que las maximas ventajas para la calidad de la voz y los servicios adicionales no
son obtenidos en los sistemas teleIonicos digitales mientras la red no sea completamente
digital, es altamente deseable implementar la conversion analogo-digital y digital-
analogo en el propio aparato de abonado. La conversion de los aparatos de abonado
oIrece numerosas ventajas, pero enIrenta grandes diIicultades debido a las altas
inversiones realizadas en la actual red de distribucion de abonados y a las condiciones
tecnicas de dicha red.
CAPITULO 2
LA INTERFAZ DE LINEA DE ABONADO (ILA)
2.1 Introduccin
Toda central teleIonica posee un circuito individual por abonado, destinado a atender su
requerimiento primario como lo es el deseo de realizar una llamada. Por tratarse del
organo mas numeroso de la central, los diseadores han dedicado importantes esIuerzos
para simpliIicarlo y reducir sus costos.
Al surgir las centrales digitales, la InterIaz de Linea de Abonado (ILA), como circuito
individual para los abonados, establece ademas la Irontera entre el mundo analogico, en
el cual se mantiene la linea de abonado, y el mundo digital, que comienza en la central y
se extiende hacia la red de telecomunicaciones. Esta posicion de interIaz analogo-digital
causo un gran impacto a nivel de las Iunciones, arquitectura e implementacion del hasta
entonces sencillo circuito de abonado.
Este capitulo contiene en su primera parte una explicacion de las Iunciones de la ILA,
junto con una aproximacion a su implementacion, y una descripcion de los circuitos
integrados utilizados actualmente en la EIET para la construccion de estas interIaces. En
la segunda parte, a manera de ejemplo de uso de las ILA y como una introduccion a las
Iunciones de un sistema de conmutacion digital, se construye una pequea central
privada digital.
2.2 La Funcin BORSCHT
En una central electromecanica se pueden distinguir, entre otros, tres componentes
Iundamentales:
- Circuito de abonado (LR/BR).
- Circuito de supervision (SR).
- Control (Registro REG y marcadores SLM, GVM).
CONMUTACION DIGITAL
46
Tomando una central ARE a manera de ejemplo (ver Eigura 2.1), se tienen las siguientes
Iunciones para dichos componentes:
Figura 2.1 Esquema de una central electromecnica
Circuito de Abonado (LR/BR):
- Proteccion contra sobrecargas en la linea.
- Supervision del bucle.
- Marcacion del estado de ocupado del abonado.
- TariIicacion.
Circuito de Supervision (SR):
- Suministro de la alimentacion microIonica.
- Conexion del tono de llamada.
- Conexion del repique.
- Conexion de los abonados A y B.
- Deteccion del Iin de la llamada.
Control (REG/SLM,GVM):
- Conexion del tono de invitacion a marcar.
- Deteccion de ciIras.
- Almacenamiento de ciIras.
- Analisis.
- Enrutamiento.
Por otra parte, en la Eigura 2.2 se muestra un diagrama en bloques Iuncionales de una
central digital, en la cual se destacan los siguientes elementos:
CX (Conmutador). Es el elemento central del sistema en las implementaciones
actuales. En el conIluyen los demas modulos, y su Iuncion es la de tender las vias
digitales para que estos se comuniquen entre si. La inIormacion que Iluye a traves del
Conmutador corresponde a voz y datos (pertenecientes a los abonados), sealizacion
InterIaz de Linea de Abonado
47
(entre la central y los abonados u otras centrales), y control (entre los procesadores que
gobiernan los distintos modulos de la central).
Figura 2.2 Diagrama en bloques de una central digital
Control. Este bloque Iuncional representa la inteligencia del sistema, la cual, tal como
se acaba de sugerir, no esta necesariamente localizada en un unico modulo. La tendencia
actual consiste en distribuir el control del sistema hacia los modulos periIericos.
MA (Mdulo de Abonados). En el diagrama Iuncional que ha sido planteado, cumple
dos Iunciones basicas: digitalizar la inIormacion proveniente de los abonados, tanto voz
como sealizacion, y concentrar su traIico. Como resultado, la conexion con el
Conmutador se realiza mediante enlaces MIC de 30 o 120 canales, que manejan un alto
traIico. En este modulo se encuentran ubicadas las ILA.
MAR (Mdulo de Abonados Remoto). La conexion de MA con el Conmutador a
traves de enlaces MIC hizo posible la utilizacion de MAR, que consiste basicamente en
un MA, que es sacado del ediIicio de la central, ubicado en el sector donde estan los
abonados atendidos, y conectado a la central a traves de enlaces MIC normalizados. La
utilizacion de MAR signiIica ahorros para la administracion en la adquisicion,
instalacion y mantenimiento de las redes de abonado, y dota a la red de una gran
Ilexibilidad para ser conIigurada de acuerdo a las necesidades.
MTA (Mdulo de Troncales Analgicas). La interconexion de la central digital con
otras centrales a traves de enlaces analogicos requiere, tal como en el caso de MA, la
digitalizacion de la inIormacion proveniente de las troncales. Aca no hace Ialta la
Iuncion de concentracion puesto que las lineas troncales ya transportan un alto traIico.
La conexion con el Conmutador se hace tambien con enlaces MIC.
MTD (Mdulo de Troncales Digitales). Cuando la interconexion con otras centrales se
realiza mediante enlaces tambien digitales (enlaces MIC), las Iunciones del modulo que
CONMUTACION DIGITAL
48
las atiende son muy distintas a las del MTA. En este caso, se reducen a la supervision y
sincronizacion de las seales digitales.
GT (Generador de Tonos). De la misma manera que en las centrales electromecanicas
existe una "Maquina de Tonos", en las digitales se tiene un modulo que genera los
distintos tonos de sealizacion de abonado (TIM, TOC, etc.) y de central (MEC). Estos
tonos se entregan al Conmutador, a traves del cual pueden ser conectados hasta el
abonado o el enlace que lo requiera.
RxT (Receptor de Tonos). Este modulo es el encargado de recibir e interpretar los
diIerentes tonos de sealizacion de abonado (marcacion multiIrecuencial) y de central
(MEC). Las seales provenientes de los abonados o de las troncales llegan a este modulo
tambien a traves del Conmutador.
Aunque una central digital normalmente posee muchos otros modulos, como el de
atencion de unidades de entrada/salida, los que se han mencionado dan una idea
aproximada de su estructura.
Retomando de nuevo las Iunciones que habian sido sealadas para los componentes de
la central electromecanica, y reasignandolas a los modulos que integran la central
digital, poniendo especial atencion en el circuito de abonado, se obtienen los siguientes
resultados:
- Proteccion contra sobrecargas. Adquiere mas importancia por cuanto una central
digital es mucho mas delicada. Permanece a nivel del circuito de abonado.
- Supervision del bucle. Permite detectar el deseo de llamada del abonado a traves de
la exploracion del estado del bucle (abierto o cerrado). Permanece obviamente en el
circuito de abonado.
- Marcacion de ocupado. Esta Iuncion es trasladada al Control, en cuyas estructuras de
datos se mantiene actualizada la inIormacion del estado de los abonados.
- TariIicacion. Tambien es asumida por el Control, que posee mejores recursos para la
recoleccion de inIormacion detallada, asi como para su envio a un centro de
operacion y mantenimiento.
Hasta el momento, se tiene que en el circuito de abonado solo permanecieron dos de las
Iunciones que tenia anteriormente. Sin embargo, esta situacion cambia cuando se analiza
el resto de las Iunciones.
- Suministro de alimentacion microIonica. Consiste en la generacion de una corriente
directa, que debe circular a traves del bucle de abonado cuando este se cierra. Esta
seal no puede ser implementada desde el interior de la central digital, donde solo se
cuenta con dispositivos digitales. En consecuencia, esta Iuncion debe ser realizada a
nivel de la Irontera analogo-digital, o sea, en el circuito de abonado.
49
- Conexion del Tono de Llamada. Como se menciono en la descripcion de la central
digital, los tonos parten del Generador de Tonos y utilizan caminos a traves del
Conmutador para llegar hasta el Modulo de Abonados. Asi pues, desde este punto de
vista, la Iuncion de conexion del Tono de Llamada seria asumida por el Conmutador.
Existe sin embargo otro aspecto a considerar en este punto: la conversion digital-
analogo. Los tonos son generados y transportados en Iorma digital, pero deben ser
entregados a la linea de abonado de manera analogica. Es necesario entonces una
conversion, la cual es realizada en el circuito de abonado. Alli mismo se realiza
tambien la conversion en sentido contrario: analogo-digital. Ambos tipos de
conversion son aplicados a la voz y a la sealizacion, siempre y cuando esta se
encuentre dentro de la banda, es decir, cuando se trata de tonos entre 300 Hz y 3400
Hz.
- Conexion de Repique. El procedimiento, en este caso, es muy diIerente al del Tono
de Llamada. Si bien muy seguramente existe un organo comun que genera el
Repique, este no puede ser conectado a traves del conmutador por la sencilla razon
de que no es digitalizable por tratarse de una seal Iuera de banda (25 Hz). Ademas,
debido a la amplitud que la seal requiere (90 Vrms), es necesario adoptar algunas
precauciones en su manejo. Por estas razones, esta Iuncion es realizada en el circuito
de abonado, utilizando reles o tiristores.
- Conexion de los abonados A y B. Al igual que en el caso de los tonos, en esta
Iuncion participan tanto el Conmutador como los conversores analogo-digital de los
circuitos de abonado.
- Deteccion del Iin de llamada. La llamada termina cuando uno de los abonados
cuelga, lo cual produce una apertura del bucle que es detectada por la Iuncion de
supervision del bucle en el circuito de abonado.
- Deteccion de ciIras. Los abonados pueden marcar ciIras de dos maneras: con
apertura/cierre del bucle (decadica) o con el envio de un par de tonos por cada digito
(multiIrecuencial). En el primer caso, las ciIras son detectadas con la Iuncion de
supervision del bucle, en el circuito de abonado. En el segundo, la deteccion corre
por cuenta del Receptor de Tonos.
- Conexion del Tono de Invitacion a Marcar. Esta Iuncion queda igual a la de
conexion del Tono de Llamada.
- Almacenamiento de ciIras, analisis y enrutamiento. Todas estas Iunciones
permanecen a cargo del Control.
Del analisis realizado se obtiene que las Iunciones basicas que han quedado en el
circuito de abonado son:
- Proteccion contra sobrecargas en la linea.
- Supervision del bucle.
- Suministro de la alimentacion microIonica.
CONMUTACION DIGITAL
50
- Conversion analogo-digital y viceversa.
- Conexion del repique.
En la literatura de los sistemas de telecomunicaciones digitales, a las Iunciones del
circuito de abonado o InterIaz de Linea de Abonado se las identiIica con la palabra
BORSCHT, conIormada con las iniciales de los nombres en ingles de cada Iuncion, asi:
Battery: Alimentacion microIonica.
Overload: Proteccion contra sobrecargas.
Ringing: Conexion de la seal de repique.
Supervision: Supervision del bucle.
Codec: CodiIicacion y decodiIicacion MIC.
Hybrid: Conversion de dos a cuatro hilos.
Test: Conexion al equipo de pruebas.
En esta lista, la Iuncion de codiIicacion y decodiIicacion MIC corresponde a la de
conversion analogo-digital y viceversa.
La conversion de dos a cuatro hilos esta asociada a la Iuncion anterior por cuanto las
operaciones de codiIicacion y decodiIicacion MIC requieren la separacion de las vias de
transmision y recepcion. Sin embargo, se la seala por aparte con el Iin de destacar el
hecho de que la conmutacion digital se realiza a cuatro hilos, debido a que los
dispositivos que utiliza (compuertas, memorias, etc.) solo pueden llevar las seales en
una sola direccion.
La conexion al equipo de pruebas es una Iuncion que Iue necesario adicionar ante el
nivel de complejidad que alcanzo la ILA. Esta Iacilidad permite probar los dispositivos
que integran la ILA, asi como tambien automatizar las pruebas a la linea del abonado.
En la Eigura 2.3 se muestra un diagrama en bloques de la InterIaz de Linea de Abonado.
En los apartes siguientes se describiran con mas detalle cada uno de los bloques que la
conIorman.
Figura 2.3 Diagrama en bloques de la ILA
51
Proteccin contra sobrecargas.
Su Iuncion es proteger a los circuitos del sistema de niveles altos de voltaje y corriente
que puedan introducirse a traves de la linea de abonado. En este sentido, es mas amplio
el termino sobrecarga (Overload) que sobrevoltaje (Overvoltage), que tambien es usado
por algunos autores.
Las causantes mas comunes de seales extraas en la linea de transmision son dos:
- Descargas electricas producidas por los rayos. Estas descargas se producen en Iorma
aleatoria, originando voltajes de aproximadamente dos millones de voltios y
corrientes mayores de cien mil amperios en un tiempo aproximado de 50 nanoseg.
- Lineas de alta tension. Estas lineas pueden causar seales extraas cuando existe
contacto directo con las lineas de transmision, o cuando hay una induccion
magnetica por la cercania de ambas lineas. A pesar de existir normas de prevencion
(vias subterraneas, separacion por postes, etc.) se debe anticipar esta inIluencia. El
voltaje de una linea de alta tension puede variar entre 110 voltios y varios cientos de
kilo-voltios.
Existen tres tipos de sistemas de proteccion que se utilizan en la interIaz de linea (ver
Eigura 2.4) |CAS82|. El primero de ellos constituye la proteccion primaria, y esta
ubicado en las regletas de distribucion de la central, y los otros dos constituyen la
proteccion secundaria y estan ubicados en la tarjeta de linea:
- Descargador a gas: Consiste en una ampolleta cargada con un gas raro, que en
condiciones normales es aislante. Cuando se presenta una descarga, se ioniza y se
convierte en conductor llevando la linea a tierra. Este circuito es de respuesta lenta.
- Sujetador de voltaje: Construido a base de diodos, limita el voltaje presente en los
hilos a y b al rango de trabajo de la central, por ejemplo: 0 a -48 voltios. Tiene un
tiempo de respuesta muy corto, y actua mientras el descargador a gas entra en
Iuncionamiento. Tambien es util cuando, a pesar de la accion del descargador a gas,
permanecen voltajes en la linea que pueden llegar hasta los cientos de voltios.
- Limitador de corriente: Es implementado con una resistencia tipo PTC (Positive
Temperature Coefficient). Cuando permanecen en la linea voltajes altos por tiempos
superiores a las decimas de segundo, esta resistencia se calienta y cambia su valor,
que originalmente puede ser de 10 Ohmios, hasta alcanzar valores del orden de 1
Kohm, con lo cual protege al sistema contra sobrecorrientes |EUj90|.
Conexin al equipo de pruebas.
La Iuncion de este circuito, mostrado en la Eigura 2.4, es simplemente permitir el acceso
de un equipo de pruebas a la ILA. Para ello se tiene un juego de contactos de reles que
en estado normal mantienen la conexion de la linea de abonado con los circuitos de la
interIaz. Cuando reciben la orden del control realizan dos tareas: aislan la linea de
CONMUTACION DIGITAL
52
abonado de los circuitos de la ILA, y conectan por separado la linea y los circuitos al
equipo de pruebas (ver Eigura 2.5).
Figura 2.4 Circuitos de proteccin, prueba, alimentacin y supervisin
Figura 2.5 Conexin del equipo de pruebas
El equipo de pruebas realiza, a su vez, dos trabajos |PAR90|:
VeriIica el estado de la linea de abonado mediante las siguientes mediciones:
- Voltajes entre los hilos y entre cada hilo y tierra, los cuales no deben exceder los 10
voltios.
- Resistencias de aislamiento entre los hilos y entre cada hilo y tierra, las cuales
normalmente no deben ser inIeriores a los 100 Kohmios.
- Capacitancia entre los hilos, que debe ser del orden de los 0,1 Earadios.
53
VeriIica el Iuncionamiento de los circuitos que conIorman la ILA, mediante la
realizacion de pruebas Iuncionales, utilizando un generador de llamadas y un
contestador automatico. Simulando la generacion y contestacion de llamadas, y
chequeando cada uno de los pasos de la comunicacion, como la aparicion y corte de
tonos, y el adecuado nivel de los tonos recibidos, se establece el correcto Iuncionamiento
de los circuitos de la interIaz.
Conexin de la seal de repique.
Este bloque es el encargado de conectar la seal de repique a la linea, para indicarle al
abonado que tiene una llamada. La Eigura 2.6 muestra un esquema Iuncional, en el cual
la seal de repique es conectada a traves de un rele, cuando el control da la orden
correspondiente.
Figura 2.6 Conexin de la seal de repique
La desconexion del repique, cuando el abonado descuelga, debe hacerse de manera
automatica. Ello en razon a que el aislamiento que hace el rele para proteccion de todos
los demas circuitos de la ILA impide al control conocer el estado del abonado, y retirar
su orden en ese momento. Por tal motivo, el circuito debe contar tambien con un
mecanismo para detectar el estado del bucle.
Algunas implementaciones adicionan para ello una componente d.c. a la seal de
repique, la cual es bloqueada por el teleIono mientras esta colgado. Cuando el abonado
levanta su microteleIono para contestar, un circuito de deteccion del bucle siente la
presencia de la seal d.c. y bloquea la orden del control, desconectando de inmediato la
seal de repique. Al desactivarse el rele, se conectan los demas circuitos de la ILA, con
lo cual el control puede percatarse de que el abonado ha descolgado y retira la orden de
conexion del repique. Normalmente, en estas implementaciones la seal proveniente del
generador de repique ya contiene la cadencia.
En otras implementaciones, en cambio, donde la cadencia es manejada con la activacion
y desactivacion del rele de repique, durante el tiempo que no se esta aplicando la seal
CONMUTACION DIGITAL
54
de repique estan habilitados los circuitos de deteccion del estado del bucle. Ello le
permite al control detectar cuando el abonado ha descolgado para contestar y suprimir el
envio de repique.
Alimentacin Microfnica.
La Iuncion de este circuito es la de suministrar la corriente directa necesaria para la
operacion adecuada del microIono del aparato teleIonico y para la sealizacion por
apertura y cierre del bucle.
El circuito posee las siguientes caracteristicas:
a) Suministra una corriente en el rango de 15 a 55 miliamperios.
b) Alimenta los hilos a y b mediante impedancias d.c. de igual valor, con el Iin de
balancear la linea.
c) Presenta una alta impedancia a las seales comprendidas dentro del ancho de banda
de un canal teleIonico, con el Iin de evitar la diaIonia. Este Ienomeno se produciria si
las seales de habla pudieran pasar de una linea a otra a traves de la Iuente.
En los sistemas electromecanicos, la alimentacion microIonica es suministrada traves de
bobinas, elementos estos que no son de muy buena acogida en los sistemas digitales por
su peso y tamao. Por consiguiente, se recurrio a la utilizacion de transistores de
potencia complementarios, en una conIiguracion de Iuente de corriente constante. La
Eigura 2.4 muestra un ejemplo de esta implementacion |CAS82|.
Los circuitos de este tipo estan en capacidad de entregar una misma corriente en un
amplio rango de longitudes de lineas de abonado, con lo cual todos los abonados
disIrutan de la misma calidad de la transmision.
En lo posible estos circuitos deben disipar la menor potencia posible, y deben de ser
bastantes estables con la temperatura para evitar desbalances de la linea.
Supervisin del bucle.
Este circuito es quiza el mas simple, pues consiste solo en un detector de la corriente de
alimentacion microIonica. En la implementacion que se presenta en la Eigura 2.4,
cuando el bucle esta abierto no hay corriente, el diodo del Iotoacoplador no conduce, y a
la salida del circuito de tiene un cero logico. Cuando el bucle esta cerrado, hay corriente,
y a la salida del circuito se tiene un uno logico. De esta manera se tiene un punto de
exploracion donde el control podra conocer el estado del bucle del abonado |CAS82|.
Conversin de dos a cuatro hilos.
Recibe tambien el nombre de hibrido y tiene como Iuncion separar las seales que
circulan en ambos sentidos en la linea (circuito a dos hilos), en una senda de transmision
55
y otra de recepcion (circuito a cuatro hilos). Esta conversion es necesaria debido a que
en los circuitos utilizados en los sistemas de conmutacion digital, empezando por el
codec MIC, las seales solo pueden circular en un solo sentido.
Usualmente, el hibrido es implementado con transIormadores que, al igual que las
bobinas de alimentacion microIonica, resultan demasiado voluminosos y pesados para
ser utilizados en la ILA. Por esta razon se han buscado alternativas con resistencias o
circuitos activos. En el ejemplo mostrado en la Eigura 2.7 se utiliza un puente
canadiense |CAS82|.
Figura 2.7 Hibrido
Junto con la conversion de dos a cuatro hilos, existe otra Iuncion muy importante que
debe realizarse a este nivel de la ILA: el balance y desbalance de la seal. Todos los
circuitos digitales trabajan con seales reIerenciadas a tierra, es decir, seales
desbalanceadas, mientras que las seales presentes en la linea del abonado, y aun al otro
lado del hibrido, son balanceadas. Es necesario, entonces, desbalancear la seal en el
sentido de transmision, y balancearla en el sentido de recepcion.
En el ejemplo de la Eigura 2.7 se utilizan conIiguraciones de ampliIicadores
operacionales para realizar este trabajo. En el sentido de transmision se tiene, ademas,
un ampliIicador diIerencial para eliminar las seales en modo comun que se encuentran
presentes en la linea.
Eventualmente, cuando se hace reIerencia a la ILA, se presta a conIusion el uso del
termino "hibrido", pues este ademas de designar la Iuncion de conversion de dos a
cuatro hilos, tambien es el nombre de una tecnica de Iabricacion de circuitos integrados
que es utilizada con Irecuencia en el hibrido-conversor y en otros circuitos de la ILA.
CONMUTACION DIGITAL
56
Codificacin y decodificacin MIC.
Este bloque es el encargado de codiIicar la seal analoga, proveniente de la senda de
transmision del hibrido, en palabras MIC de ocho bits a una rata de 64 kbits por
segundo, que son enviadas al sistema de conmutacion; en el sentido contrario, decodiIica
las palabras MIC provenientes del sistema de conmutacion, para ser llevadas a la senda
de recepcion del hibrido.
Tal como se muestra en la Eigura 2.8, antes del codiIicador, en el sentido de transmision,
y despues del decodiIicador, en el sentido de recepcion, se tienen sendos juegos de
ampliIicador y Iiltro paso-bajo.
Figura 2.8 Filtros y codec
El ampliIicador de transmision compensa la seal que va a ser entregada al codiIicador,
de tal manera que tenga el mismo rango de amplitudes sin importar la longitud de la
linea de abonado. Por su parte el ampliIicador de recepcion incrementa la amplitud de la
seal que se envia al abonado, dependiendo de la distancia que va a recorrer.
57
El Iiltro de transmision limita el ancho de banda de la seal proveniente de la linea del
abonado, antes de entregarsela al codiIicador. Como se ha mencionado, la voz humana
contiene componentes que van mucho mas alla de los 3400 Hz asignados al canal
teleIonico; por lo tanto, es necesario atenuar las Irecuencias por encima de este valor
para asegurar un adecuado Iuncionamiento del codiIicador MIC. De manera adicional,
este Iiltro posee un rechazo a la banda de 50 a 60 hertz, con el Iin de eliminar las seales
inducidas por la red electrica en la linea del abonado.
El Iiltro de recepcion se encarga de recuperar la seal analogica, a partir de la seal
escalonada que entrega el decodiIicador a medida que genera las muestras con la
amplitud deIinida por los octetos MIC que recibe.
En la Eigura 2.8 se observa que el Iiltro de transmision y el de recepcion estan
contenidos en un mismo circuito integrado, el TP3040 de National Semiconductor
|NAT94A|, que se utiliza la tecnologia de Iiltros digitales. Por su parte, el codiIicador y
el decodiIicador MIC estan contenidos igualmente en un circuito integrado, el TP3021
denominado codec, tambien de National Semiconductor |NAT88|.
La seccion de codiIicacion del codec recibe la seal analogica proveniente del abonado,
toma muestras con una Irecuencia de 8 Khz (cada 125 seg), genera los ocho bits
correspondientes, y los entrega al bus MIC de transmision en un intervalo de tiempo
especiIicado.
Por su parte, la seccion de decodiIicacion recibe cada 125 microsegundos, en el bus MIC
de recepcion, los ocho bits de un intervalo de tiempo especiIicado, y genera una seal
con la amplitud correspondiente.
Un poco mas adelante se dara una explicacion mas detallada del Iuncionamiento del
codec.
Como se puede apreciar, la ILA ha resultado ser un organo bastante complejo, sobre
todo si se tiene en cuenta que las centrales teleIonicas digitales deben tener uno por cada
abonado. Por esta razon los Iabricantes de semiconductores se han dado a la tarea de
desarrollar circuitos integrados especializados que abarquen la mayor cantidad posible
de Iunciones de la ILA, buscando reducir su tamao, su consumo y su precio. Como
resultado de este esIuerzo, es posible implementar la ILA utilizando solo dos circuitos
integrados y algunos pocos dispositivos adicionales como los reles y los circuitos de
proteccion. Estos circuitos integrados son el SLIC (Subscriber Loop Interface Circuit) y
el COMBO (combinacion de Iiltros y codec). Compaias como National Semiconductor,
Motorola, Intel, y otras, han sacado al mercado diversas versiones de estos dispositivos.
En las reIerencias |MOT88A|, |MOT88B|, |NAT90|, |NAT91|, |NAT94B|,
|MOT95A|, |MOT95B|, |MOT00| y |NAT00| se encuentran ejemplos de ellos.
A continuacion se describira muy brevemente el Iuncionamiento del SLIC MC3419 de
Motorola |MOT88A|, y mas adelante el del codec TP3021 de National Semiconductor
haciendo especial enIasis en su programacion.
CONMUTACION DIGITAL
58
SLIC MC3419.
Este dispositivo ejecuta o interviene en las siguientes Iunciones de la ILA:
B - Suministro de alimentacion microIonica.
R - Conexion de la seal de repique.
S - Supervision del bucle de abonado.
H - Conversion de dos a cuatro hilos.
Tal como se aprecia en la Eigura 2.9, el SLIC controla un par de transistores darlington
complementarios para el suministro de la alimentacion microIonica, a traves de los pines
EP, BP, EN y BN.
La Iuncion anterior le permite detectar la presencia de corriente d.c. en el bucle de
abonado y entregar en el pin HSO la inIormacion sobre el estado del bucle de abonado.
En los pines TSI y RSI recibe los hilos a y b de la linea de abonado balanceada, mientras
que entrega por el pin TXO la seal de transmision desbalanceada y recibe por el pin
RXI la seal de recepcion tambien desbalanceada. El SLIC realiza las Iunciones de
conversion de 2 a 4 hilos, balance y desbalance de la seal, y ademas suprime las seales
de modo comun presentes en la linea. Entre los pines TXO y RXI se situa una red de
balance del hibrido.
La parte b) de la Iigura muestra con mayor detalle la intervencion del SLIC en la Iuncion
de conexion de la seal de repique. Cuando el control da la orden de conexion, se activa
el rele de repique, dos de cuyos contactos dan paso a la seal proveniente del generador,
mientras que un tercer contacto aisla al circuito de alimentacion microIonica. Cuando el
abonado descuelga para contestar, el SLIC, a traves de sus pines TSI y RSI, detecta la
circulacion de una corriente d.c. por la linea debida a la componente d.c. que se ha
sumado a la seal de repique en el generador. En consecuencia, cambia el estado de la
salida TSO, que bloquea la orden de conexion proveniente del control, y produce la
desactivacion del rele.
CODEC TP3021.
La Eigura 2.8 ilustra una aplicacion del codec TP3021. Como ya se menciono, en el
sentido de transmision codiIica la seal proveniente del abonado (pin VEX) y entrega los
octetos en un intervalo de tiempo al bus MIC de transmision (pin DX); mientras tanto,
en el sentido de recepcion toma los octetos de un intervalo de tiempo del bus de
recepcion (pin DR), los decodiIica y genera las muestras correspondientes que son
llevadas al Iiltro de recepcion (pin VER).
Para realizar estas Iunciones, el codec requiere de dos tipos de seales adicionales a las
entradas y salidas analogas y digitales: seales de sincronizacion y seales de
programacion.
59
Figura 2.9 Subscriber Line Interface Circuit (SLIC)
Las seales de sincronizacion le permiten al codec coordinar su Iuncionamiento con los
demas dispositivos que entregan inIormacion en el bus de transmision y la reciben del
bus de recepcion. Dado que las secciones de codiIicacion y decodiIicacion trabajan de
manera independiente, cada una de ellas dispone de sus propias seales de sincronismo.
TS0
EP
BP
TSI
NS0
RSI
BN
EN
VEE
VSS
48V
VEXI
VEXI
VERI VERO
VEXO
PDI
TXO
RXI
MC3419 TP3420
a) SLIC y Eiltro
EP
BP
TSI
RSI
BN
EN
TSO
PROC
RGi
48V
b) Conexion/desconexion de repique
CONMUTACION DIGITAL
60
Primero que todo, se requiere una sincronizacion a nivel de bit que permita entregar o
recibir los bits del bus respectivo a la velocidad adecuada. Como se esta trabajando con
un sistema de 32 intervalos de tiempo, con una velocidad de 2.048 Kbps, el codec recibe
dos relojes (CLKX y CLKR) con una Irecuencia de 2,048 MHz.
En segundo lugar, debe existir un mecanismo que le permita identiIicar al codec los
intervalos de tiempo en los cuales ha de entregar o recibir los octetos correspondientes a
las muestras. Para ello dispone de sendas entradas de sincronismo de trama (ESX y ESR)
por las cuales recibe un pulso que marca el inicio de la trama respectiva. Con este pulso
se clarea un contador interno de pulsos del reloj de 2,048 MHz, a partir del cual se
diIerencian los intervalos de tiempo. La Irecuencia de las seales ESX y ESR es de 8
KHz, aunque realmente se trata de un pulso cada 125 seg. La Eigura 2.10 (c y d)
presenta los diagramas de tiempos de las seales de sincronismo del codec.
Las seales de programacion se utilizan para indicarle al codec en cual intervalo de
tiempo debe transmitir, o sea, entregar los octetos codiIicados, y en cual debe recibir, o
sea, permitir la entrada de los octetos a decodiIicar.
Para la programacion del codec, ya sea para transmision o para recepcion, se utilizan las
mismas seales.
De todos los dispositivos presentes en la ILA, el codec es el unico programable. La
programacion le es entregada de manera serial, a traves de la entrada DC, con los Ilancos
de caida de una seal de reloj que es aplicada a la entrada CLKC. La seal CLKC consta
de ocho pulsos, los cuales deben arribar en un tiempo no mayor a 125 seg. La Eigura
2.10 (a y b) presenta los diagramas de tiempos de las seales de programacion del codec.
La palabra de programacion consta de ocho bits, divididos en un campo de control de 2
bits y un campo de intervalo de tiempo (IT) de 6 bits.
8 7 6 5 4 3 2 1
IT Ctrl
Bits 1-2: Campo de control. Designan el tipo de programacion a realizar.

Bits 3-8: Campo de IT. Indican el IT por el cual se va a transmitir o recibir.
El Bit 1 es el primero que se entrega al codec.
Los posibles valores del campo de control son los siguientes:
BIT 1 2
0 0 TX y RX. Transmite y recibe por el IT indicado.
0 1 TX Transmite por el IT indicado.
1 0 RX Recibe por el IT indicado.
1 1 PD El codec queda en estado "Power Down".
61
Figura 2.10 Diagrama de tiempos del Codec
CONMUTACION DIGITAL
62
Los posibles valores del campo de IT son los siguientes:
BIT 3 4 5 6 7 8
0 0 0 0 0 0 IT0
0 0 0 0 0 1 IT1
0 0 0 0 1 0 IT2
. . . . . . .
1 1 1 1 1 1 IT63
Cuando se programa solo la recepcion o la transmision, la programacion en el otro
sentido permanece inalterada. Si el codec esta en estado de bajo consumo y se lo va a
programar en ITs distintos para transmision y recepcion, se recomienda programar
primero el IT de transmision.
La programacion en "Power Down" (bajo consumo) lleva al codec a un estado de baja
actividad en el cual el consumo de potencia es minimo. Este estado es utilizado cuando
el abonado se encuentra en reposo. El codec posee una seal de salida que se activa
cuando es programado en estado de bajo consumo, y que al ser conectada a las entradas
correspondientes del Iiltro y del SLIC, los lleva a un estado similar. Esta caracteristica
conlleva a ahorros signiIicativos en consumo de potencia, pues en una central teleIonica
solo un pequeo porcentaje de abonados se encuentra activo en un momento dado.
El campo de IT posee seis bits, o sea que se pueden programar ITs del 0 al 63. En
realidad, al programar el codec para que transmita o reciba en un IT mayor que 31, se lo
esta inhibiendo para transmitir o recibir, segun el caso, sin llevarlo a estado de bajo
consumo ni aIectar el Iuncionamiento en el otro sentido. Si, por ejemplo, se programa un
codec para transmitir en el IT40, este inicia el conteo de pulsos del reloj de transmision a
la espera del IT sealado, cuando recibe la seal de sincronismo de trama en
transmision; este IT sin embargo nunca llega, pues tan pronto pasa el IT31 recibe de
nuevo el pulso de sincronismo. El resultado es que el codec nunca transmite, mientras
que en recepcion continua trabajando normalmente. Esta propiedad puede ser util en
situaciones en las que se desea que un abonado pueda recibir pero no transmitir, o
viceversa.
La programacion del codec que acaba de ser descrita recibe el nombre de Modo
Microprocesador o Modo de IT Asignado, puesto que requiere un dispositivo inteligente
que asigne dinamicamente los IT a los codecs y les envie la palabra de programacion.
Existe, en contraposicion a esta, otra programacion, denominada Modo Directo o Modo
de IT Eijo, en la cual la asignacion de los IT es estatica.
En la Eigura 2.10b se puede apreciar que la seal CLKC permanece normalmente en
cero, y que la palabra de programacion en el modo microprocesador se introduce con los
Ilancos de caida de los pulsos de dicha seal. Para trabajar en el modo directo, esta seal
se mantiene en uno logico.
En estas condiciones, el estado de la seal DC determina el Iuncionamiento del codec,
como si se estuviera programando en el modo microprocesador con todos los bits de la
63
palabra de programacion igualados al valor de dicha seal. Asi pues, si DC se Iija en
cero, el codec se programa para transmitir y recibir en el IT0, mientras que si se Iija en
uno, el codec queda en el estado de bajo consumo. El resultado es que la seal DC actua
como habilitador del codec, trabajando con logica negativa.
Para trabajar con varios codec en el modo directo, es necesario desIasar, un intervalo de
tiempo, las seales de sincronismo de trama de cada uno. Asi pues, aunque cada codec
transmite y recibe en el IT0, la inIormacion es entregada o recibida en los buses MIC en
intervalos de tiempo diIerentes.
El modo directo puede utilizarse, por ejemplo, en los multiplexores, donde hay una
asignacion Iija entre los canales analogicos y los IT del enlace MIC.
2.3 Pequea Central Digital con Red de un Bus MIC.
En la presente seccion se hara el diseo de una pequea central privada, contando con
las caracteristicas Iuncionales que han sido deIinidas para la ILA.
El primer paso consiste en conectar a dos abonados entre si y establecer las condiciones
para que puedan conversar. La Eigura 2.11 presenta la Iorma como podria realizarse la
conexion.
Figura 2.11 Conexin de dos abonados
Cada abonado esta conectado a su ILA, en la cual se han destacado el codec y sus
seales de programacion. Se tiene ademas el Control, para programar los codecs, y una
Base de Tiempos, para generar las seales de sincronismo que estos requieren.
La conexion Iisica de los abonados se realiza uniendo la salida de transmision de cada
codec con la de recepcion del otro, con lo cual se habilita el Ilujo de bits en ambas
direcciones. El siguiente paso es establecer los canales de la comunicacion, es decir,
elegir los IT que serviran de vias para que viajen los octetos en uno y otro sentido.
CONMUTACION DIGITAL
64
Para la conexion de A hacia B se dispone de una trama con una capacidad de 32 canales,
que se repite cada 125 seg. En principio, se puede elegir cualquiera de los 32 IT. A
diIerencia de la transmision MIC entre centrales, en este caso en que se trabaja al
interior de una central no se requiere utilizar el IT0 para alinear la trama puesto que de
ello se encargan las seales de sincronismo generadas por la Base de Tiempos, ni asignar
el IT16 para sealizacion como lo determinan las normas, puesto que, como se vera mas
adelante cuando hagan Ialta algunos IT para seales como tonos, etc., hay entera libertad
para elegirlos.
Si se elige, por ejemplo, el IT10 como canal de comunicacion de A hacia B, habra
entonces que programar apropiadamente los codecs: el codec del abonado A se
programa para que transmita en el IT10 (ITTX10) y el codec de B para que reciba en el
mismo IT (ITRX10). De esta manera el codec de A digitaliza la voz de este abonado y
entrega los octetos en el IT10 del bus de transmision, donde son recogidos por el codec
de B que los decodiIica y entrega la inIormacion analogica a su destino.
Para la conexion de B hacia A se dispone de una trama distinta con otros 32 canales,
puesto que se trata de otra conexion Iisica. Ello hace posible escoger como canal de
comunicacion el mismo IT10 sin que se presente conIlicto alguno, pues los octetos
viajan por vias Iisicas independientes. Suponiendo que se elija el IT25, el codec de B
debera programarse en ITTX25 y el codec de A en ITRX25.
La programacion de los codecs queda, entonces, de la siguiente manera:
TX RX
Codec A IT10 IT25
Codec B IT25 IT10
Estas son, pues, las condiciones que hacen posible la conversacion entre los abonados A
y B. De aqui se puede sacar una conclusion muy importante: para una conversacion se
requieren dos canales de comunicacion, es decir, dos IT. Las centrales digitales utilizan
conmutadores de "cuatro hilos" que establecen las conexiones usando dos vias
separadas, una para cada sentido de la transmision.
El siguiente paso en el proceso de diseo de la central consiste en repetir el proposito del
paso anterior, pero con un numero mayor de abonados.
La Eigura 2.12 muestra la Iorma de conectarlos Iisicamente: uniendo los pines de
transmision y recepcion de todos los codecs a un unico bus MIC. En estas circunstancias
se dispone solo de una trama de 32 IT para establecer las conexiones. Asi pues, los dos
IT que se utilizan en una conversacion pertenecen al mismo bus MIC. Por lo tanto, los
codecs tienen que ser programados siempre en ITs de transmision distintos a los de
recepcion. Una conversacion entre los abonados A y B puede programarse utilizando los
mismos IT del ejemplo anterior, tal como se muestra en la Iigura, pero ya no podria
usarse el mismo IT10 como via de B hacia A.
65
Figura 2.12 Conexin de n abonados
Como cada conversacion necesita dos IT y el bus dispone de 32, la central que se ha
construido hasta el momento tiene una capacidad para 16 conversaciones simultaneas.
El numero maximo de abonados que puede estar conversando en un momento dado es
de 32, que corresponde a dos abonados por conversacion. Pero esta no es la capacidad
maxima de abonados de la centralita, puesto que los abonados no estaran conversando
todo el tiempo. Esta capacidad esta determinada entonces por un estudio de traIico.
Utilizando el modelo de Erlang (Eigura 2.13), y asignandole al sistema un grado de
congestion maximo del uno por ciento (B s 0,01), las 16 conversaciones simultaneas que
atiende la central (n 16) le dan capacidad para manejar un traIico de 8,8 Erlangs
(A 8,8 Erl.).
Figura 2.13 Modelo de Erlang para la central de un bus MIC
El numero de abonados depende ahora del traIico por abonado (o), vale decir, de las
caracteristicas particulares de los usuarios de la central. Tomando los ejemplos de
abonados residenciales de bajo traIico con o
R
0,05 Erl. y abonados comerciales con
o
C
0,2 Erl., y suponiendo el traIico originado por abonado (o
oR
y o
oC
) igual a la mitad
de su traIico total, los resultados son:
NR A/o
oR
8,8/0,025 352 abonados residenciales.
NC A/o
oC
8,8/0,1 88 abonados comerciales.
CONMUTACION DIGITAL
66
Hasta ahora solo se ha resuelto el problema de la comunicacion entre los abonados, pero
no se han considerado los aspectos de sealizacion necesarios para tramitar las llamadas.
Como en toda central, se requiere de un generador de tonos que suministre, por ejemplo,
el tono de invitacion a marcar (TIM), el tono de llamada (TLL) y el tono de ocupado
(TOC). Dado que esta sealizacion se encuentra dentro de la banda del canal teleIonico,
puede ser enviada a los abonados a traves de ITs del bus MIC, para lo cual debe ser
generada en Iorma digital (Eigura 2.14). Asi, para la conexion de un tono a un abonado
basta con programar su codec para que reciba en el IT en el cual se esta transmitiendo el
tono deseado, e incluso, se puede enviar un tono a varios abonados simultaneamente por
cuanto los codecs pueden ser programados para que reciban los octetos de un mismo IT.
Esta capacidad, denominada diIusion de tonos, hace conveniente que los tonos sean
generados en ITs Iijos, por ejemplo, IT0 para TIM, IT1 para TLL e IT2 para TOC.
Figura 2.14 Conexin de tonos y receptores de teclado MF
Otros organos que manejan sealizacion y que tambien es necesario adicionar, son los
receptores de teclado multiIrecuencial (RXME). Un teclado multiIrecuencial genera dos
tonos por cada ciIra marcada, los cuales tambien se encuentran dentro de la banda del
canal teleIonico; por consiguiente, la seal que produce puede ser digitalizada por el
codec y transportada en un IT hasta el receptor (Eigura 2.14). En el receptor se
identiIican las dos Irecuencias que conIormaron la seal analogica original y se entrega
al control la inIormacion sobre la ciIra marcada. Al igual que para los tonos, es necesario
asignar un IT al receptor, de manera que para conectarle un abonado baste con
programar el codec del abonado para que transmita en ese IT. La diIerencia radica en
que si hay varios abonados con teleIono multiIrecuencial que descuelgan
simultaneamente, no es posible conectarlos al mismo receptor porque se presentaria un
67
conIlicto en el bus MIC al tener varios codecs transmitiendo en el mismo IT. En
consecuencia, la central debe disponer de varios receptores, con sus correspondientes IT,
en numero que es determinado por un estudio de traIico que considere la cantidad de
abonados con teleIono multiIrecuencial, el traIico de esos abonados y el tiempo
promedio de ocupacion de los receptores. Supongase que la centralita requiere tres
receptores (RXME0, RXME1 y RXME2), a los cuales se les asigna los IT 16, 17 y 18.
A esta altura del diseo, ya no se dispone de los 32 IT para las conversaciones sino de
26, puesto que han debido reservarse tres para tonos y otros tres para receptores. Por lo
tanto, el numero maximo de conversaciones simultaneas que se pueden establecer es 13
y la capacidad de abonados se reduce a 264 abonados residenciales o 66 comerciales, en
las condiciones deIinidas anteriormente.
A cambio de la reduccion en la capacidad, se ha obtenido un sistema completamente
equipado para gestionar llamadas entre los abonados. Hace Ialta, sin embargo, un
servicio de capital importancia: la comunicacion de los abonados con el resto del
mundo. Esta conexion con la red mundial de telecomunicaciones es realizada a traves de
enlaces con una o mas centrales, denominados tambien troncales (Eigura 2.15). A traves
de estos enlaces viaja la voz de los abonados, asi como la sealizacion necesaria para
originar o recibir llamadas a abonados localizados en cualquier punto de la red. La clase
de sealizacion utilizada en estos enlaces determina el tipo de central que se conecta. Si
la sealizacion es de central, por ejemplo sealizacion de linea por bucle de corriente
continua o E y M, y sealizacion de registro decadica o multiIrecuencial (ver capitulo
de Sealizacion), se trata de una central publica, y el sistema que se esta construyendo,
por su tamao, seria una central rural o comunitaria. Si la sealizacion es de abonado, en
cambio, se trata de una central privada o, en ingles, PBX.
Figura 2.15 Conexin con la red de telecomunicaciones
Cualquiera sea el tipo de central que se este construyendo, se requiere un circuito que, al
igual que lo hace la ILA con las lineas de abonado, atienda los enlaces con las demas
centrales. Las Iunciones y conIiguracion de este circuito, que se denominara Juntor,
dependen obviamente del tipo de sealizacion que se maneje.
CONMUTACION DIGITAL
68
En la introduccion del capitulo de Sealizacion, que trata sobre la sealizacion digital, se
repasan un poco los conceptos sobre los sistemas de sealizacion analogicos mas
comunes, con los cuales se podrian disear los Juntores para la central que se ha venido
construyendo, y obtener asi los principales circuitos de una pequea central rural. En los
parraIos que restan del presente capitulo se desarrollara la otra alternativa, es decir, el
diseo de un conmutador privado, cuyos enlaces manejan sealizacion de abonado.
Una central privada es conectada a una central local a traves de lineas de abonado. Estas
lineas, que tambien se llaman troncales por el gran traIico que manejan, no tienen
diIerencias Iundamentales en el aspecto Iuncional con las demas lineas de abonado.
Cada una posee su propio numero de directorio y a traves de ellas se tramitan llamadas
como con cualquier otro abonado. Su caracteristica mas importante consiste en que uno
de los numeros de directorio, el numero base, tiene un tratamiento especial en la central
local. Cuando un abonado marca ese numero, la central utiliza cualquiera de las
troncales para conectarlo con el conmutador privado. Por otra parte, cuando alguna de
las extensiones, que es como se denominan las lineas de abonado del conmutador, desea
hacer una llamada a traves de la central local, puede utilizar tambien cualquiera de las
troncales.
Las Iunciones del Juntor, haciendo una analogia con las Iunciones BORSCHT de la ILA,
son las siguientes:
B: La alimentacion microIonica de la linea que maneja el Juntor, es decir de la troncal,
es realizada por la central local; por lo tanto al Juntor no le corresponde ninguna
Iuncion relacionada.
O: La proteccion contra sobrecargas es mucho mas importante en el Juntor. Las
troncales, que van por la calle, estan mas expuestas a estos Ienomenos que las
extensiones, que normalmente se encuentran en el interior de las ediIicaciones.
R: En llamadas entrantes la central local le avisa al conmutador que tiene una llamada
enviandole seal de repique por la troncal. El Juntor debe detectar la presencia del
repique en la troncal y activar una seal logica que es explorada por el control.
S: En el Juntor no se hace supervision del estado del bucle. Por el contrario, se simula el
bucle para indicar a la central local que se desea hacer una llamada, para enviar ciIras,
para Iinalizar la comunicacion, o para indicar la contestacion de una llamada entrante.
C: En esta Iuncion coincide con la ILA. CodiIica la voz y los tonos provenientes de la
troncal, y los entrega en un IT al bus MIC del conmutador. En el otro sentido, realiza
la accion contraria. Esta Iuncion es independiente del hecho de que la central local
sea digital, pues la troncal sigue siendo analogica. En la actualidad, con la
normalizacion de los accesos a la Red Digital de Servicios Integrados se ha hecho
realidad un viejo anhelo de conectar los conmutadores privados a traves de enlaces
digitales.
69
H: Al igual que en el caso anterior, las Iunciones del hibrido, el balanceador y el
desbalanceador son tan necesarias como en la ILA.
T: Las pruebas de las troncales son realizadas por la central local, razon por la cual no se
requiere acceso a pruebas en los Juntores.
La Eigura 2.16 muestra la pequea central digital privada que se ha diseado, la cual
consta de un bus MIC, las ILAs, los Juntores, el Control, la Base de Tiempos, el
Generador de Tonos (TIM, TLL, TOC), y los Receptores de MultiIrecuencia |CAS82|.
Figura 2.16 Central privada con red de un bus MIC
En las ILAs se han incluido las seales de interIaz con el control: S como seal de
lectura del estado del bucle, R como seal de escritura de la orden de conexion de
repique, y C como seal de programacion del codec que incluye a DC y CLKC. Igual
cosa se ha hecho en los Juntores: R como seal de lectura de la deteccion de repique, S
como seal de escritura de la orden de cerrar el bucle, y C como seal de programacion
del codec.
En el calculo de la capacidad de esta central debera tenerse en cuenta no solo el traIico
de los abonados (o) sino tambien su interes de traIico, es decir, hacia donde va dirigido
ese traIico. Este Iactor determina el traIico saliente y entrante por las troncales.
Suponiendo que se trata de abonados comerciales con oo 0,1 Erl. y que el 50 de ese
traIico originado es saliente, y manteniendo las condiciones establecidas en los ejemplos
anteriores, la central diseada podria manejar 44 extensiones y 7 troncales.
CONMUTACION DIGITAL
70
Para terminar este capitulo, se describiran paso a paso los procesos de una llamada
interna y otra saliente, y de manera muy general el de una llamada entrante. Se deja
como ejercicio la descripcion detallada de esta ultima llamada.
En la descripcion de las llamadas queda claro que la conexion y desconexion de vias es
eIectuada mediante la programacion de los codecs. Se concluye, entonces, que el
conmutador de la central diseada esta conIormado por el bus MIC y los distintos
codecs conectados a el.
Proceso de una llamada interna
a) Abonado A descuelga:
- Deteccion mediante Supervision del Bucle de ILA(A).
- Asignacion del receptor multiIrecuencial 2 (RXME2)
- Conexion A RXME2:
Control programa codec de A: ITTX 18.
- Conexion TIM A:
Control programa codec de A: ITRX 0.
b) Abonado A marca primera ciIra.
- Control detecta ciIra en RXME2.
- Desconexion de TIM.
Con esta programacion el codec de A deja de recibir, mientras continua
transmitiendo a RXME2.
c) Abonado A termina marcacion. B esta libre.
- Control selecciona ITs para conversacion:
A B: IT15 B A: IT28
- Control ordena a ILA de B conexion de Repique.
- Conexion TLL A:
- Liberacion de RXME2:
Con esta programacion el codec de A deja de transmitir, mientras continua
recibiendo TLL.
d) Abonado B descuelga.
- Deteccion mediante Supervision del Bucle de ILA(B).
- Control ordena a ILA de B desconexion de Repique.
- Conexion de conversacion:
A B
Control programa codec de B: ITRX 15.
B A
Control programa codec de B: ITTX 28.
71
Con esta programacion TLL queda desconectado automaticamente de A.
e) Abonado A cuelga.
- Control programa Codec de A en bajo consumo.
- Conexion TOC B:
Control programa codec de B: ITRX 2.
Control programa codec de B: ITTX 40.
Proceso de una llamada saliente
El abonado A tiene teleIono de disco.
a) Abonado A descuelga:
- Conexion TIM A:
b) Abonado A marca primera ciIra ('0': codigo de llamada saliente).
- Control detecta ciIra mediante Supervision del bucle en ILA(A).
- Desconexion de TIM.
c) Control identiIica llamada saliente. Troncal esta libre.
- Control selecciona ITs para conexion con central local:
A Juntor: IT15 Juntor A: IT28
- Conexion de vias de habla con central local:
A Juntor
Control programa codec de Juntor: ITRX 15.
Juntor A
Control programa codec de Juntor: ITTX 28.
- Control ordena a Juntor simular descuelgue.
- Abonado A recibe TIM desde la central local.
d) Abonado A continua marcacion.
- Control detecta ciIras en ILA(A).
- Control ordena al Juntor repetir ciIras.
e) Establecimiento y conversacion.
En este punto, las vias de habla estan establecidas en el conmutador, de manera que
los tonos que envia la central local son escuchados por el abonado (TLL o TOC) y se
puede realizar la conversacion tan pronto B conteste, sin necesidad de ninguna
CONMUTACION DIGITAL
72
accion adicional. Ademas, si el abonado A continua marcando, las ciIras siguen
siendo repetidas a la central.
I) Abonado A cuelga.
- Control programa Codec de A en bajo consumo.
- Control programa Codec de Juntor en bajo consumo.
- Control ordena a Juntor simular cuelgue.
Proceso de una llamada entrante
a) La central local envia seal de repique al conmutador a traves de una troncal.
b) El control del conmutador selecciona una extension (la operadora) para que atienda
la llamada, y le envia repique.
c) La operadora contesta la llamada.
d) El control simula contestacion a traves de la troncal y establece vias de habla entre la
operadora y la troncal.
e) La central local desconecta la seal de repique y establece la conversacion.
I) Conversacion.
g) La operadora cuelga.
h) El control simula cuelgue en la troncal.
CAPITULO 3
CONMUTADORES DIGITALES
3.1 Introduccin
De los tres elementos basicos en una red de comunicaciones (terminales, medios de
transmision y conmutadores), estos ultimos son los mas invisibles para el usuario; sin
embargo, representan el elemento mas importante en terminos del oIrecimiento de
servicios.
Con la introduccion de los sistemas SPC para controlar las matrices de conmutadores en
USA (1965) se acuo el termino "conmutacion electronica", pero estas matrices de
conmutadores eran de naturaleza electromagnetica. El primer uso real de matrices de
conmutacion electronica se hizo en Erancia en 1971 cuando la conmutacion digital Iue
aplicada en una central de abonados. Curiosamente estos primeros conmutadores
digitales no hacian uso de control por programa almacenado.
Con el empleo de conmutadores digitales se obtiene una mayor velocidad de operacion,
mayor conIiabilidad, menor tamao, y mejor utilizacion del medio en una red de
transmision de datos. Al mismo tiempo, la red se hace mas mantenible, disminuyen los
costos de instalacion, operacion y mantenimiento; la reconIiguracion y la expansion del
sistema es mas simpliIicada, y se aprovechan los medios de transmision digitales
existentes no solo para el envio de seales de voz, sino tambien para transmision de
datos ya que ahora ambas se pueden trabajar como seales digitales.
3.2 Funciones del Conmutador
La Iuncion basica del conmutador es establecer y liberar las conexiones entre canales de
transmision, o sea, establecer un camino a traves del cual se comuniquen dos
terminales; en el caso de conmutadores digitales, se entiende por terminal (MIC) una
entrada o salida del conmutador, el cual contiene inIormacion de 32 canales diIerentes
agrupados en lo que se denomina una trama por el proceso de multiplexacion por
CONMUTACION DIGITAL
74
division de tiempo. Sin embargo la estructura y operacion de un conmutador varia
signiIicativamente dependiendo de la aplicacion en particular. Las tres categorias
principales de conmutacion para circuitos de voz son: conmutacion local (linea a linea),
de transito (tandem) y de distribucion de llamadas.
La Iuncion de conmutacion mas comun es la conexion directa entre circuitos de abonado
de una central, o entre extensiones de una PBX. Estas conexiones requieren un camino a
traves del conmutador desde el circuito de origen hasta un circuito de terminacion
especiIico. Cada circuito debe ser accesible para todos los otros circuitos. A este nivel de
conmutacion se le denomina a veces conmutacion de linea.
Las conexiones de transito requieren el establecimiento de un camino desde una linea
entrante especiIica (de origen) a una linea saliente o grupo troncal. Normalmente, se
acepta mas de un circuito saliente. Por ejemplo, una conexion a un grupo troncal entre
centrales puede usar cualquiera de los canales de grupo. Por lo tanto, la estructura de
conmutacion de transito puede simpliIicarse porque existen alternativas para la seleccion
de la linea saliente. Ademas, no siempre es necesario que todas las lineas de salida sean
accesibles por todas las lineas de entrada. Las Iunciones de conmutacion de transito son
requeridas por todos los dispositivos de conmutacion en la red teleIonica. Algunos tales
como concentradores remotos y conmutadores tandem solo sirven para transitar el
traIico (no poseen conexiones locales). Estos conceptos son ilustrados en la Eigura 3.1.
Figura 3.1 Ejemplos de conmutacin de trfico local y de trnsito
La distribucion de llamadas es a menudo implementada con el mismo equipo basico de
las PBX. No obstante, el modo de operacion (soItware) diIiere signiIicativamente en que
las llamadas entrantes pueden ser enrutadas a cualquier contestador disponible.
Normalmente el soItware de un distribuidor automatico de llamadas (ACD) es diseado
para distribuir las llamadas que llegan entre los contestadores. Aunque no es un
requerimiento inherente que cada linea entrante (troncal) sea conectada a todos los
contestadores, los distribuidores de llamada normalmente se disean para proveer
Conmutadores Digitales
75
accesibilidad a todos ellos. Ademas es a menudo deseable que provean operacion sin
bloqueo.
3.3 Tipos de Conmutador
Para introducirse en el concepto de conmutador digital, hay que tener en cuenta que toda
inIormacion procedente de un abonado llega al conmutador en Iorma digital. Cada
abonado tiene una InterIaz de Linea de Abonado (ILA) que ademas de realizar la
conversion de seales analogas a digitales en el sentido de transmision y al contrario en
recepcion, posee otras Iunciones que hacen posible el establecimiento de la conexion.
Una central teleIonica digital, tal como muestra la Eigura 3.2, esta constituida
basicamente por un conmutador digital, un control, un modulo de atencion a abonados,
un modulo de troncales, y generadores y receptores de tonos digitales.
Figura 3.2 Conmutador Digital en una Central Telefnica
El sistema tiene separados los buses de transmision y recepcion, sobre los cuales se
hallan conectadas las interIaces de linea de los abonados pertenecientes a la central, los
servicios, y los juntores tanto entrantes como salientes que permiten que sus abonados se
conecten con otros abonados que Iorman parte de otras centrales (Eigura 3.3).
La conmutacion de la inIormacion transportada en un intervalo de tiempo de entrada
sobre uno de salida es unidireccional, lo que signiIica que para lograr el intercambio de
mensajes en Iorma bidireccional, como lo exige una conversacion, es necesario crear dos
enlaces, uno que haga posible que la inIormacion de un abonado A le llegue a otro
abonado B, y otro enlace en sentido contrario.
El establecimiento de la conexion entre dos abonados se realiza a partir de la
programacion de los Codecs de las interIaces de linea. Se pueden presentar los
siguientes casos, ilustrados en la Eigura 3.4:
CONMUTACION DIGITAL
76
Figura 3.3 Central telefnica digital
Figura 3.4 Central Telefnica Digital - Programacin de Codecs
- Los abonados pertenecen al mismo MIC.
- Los abonados estan conectados a diIerentes MICs.
Primer Caso: Conexion entre el abonado A y el abonado B. Se le asigna a cada abonado
un mismo Intervalo de Tiempo (IT) para transmision y recepcion. Al abonado A le
corresponde el ITx y al abonado B el ITy. Se puede entonces expresar la conexion
como:
77
A B : MICEi, ITx MICSi, ITy
B A : MICEi, ITy MICSi, ITx
y la programacion de los codecs seria:
Abonado Transmisin Recepcin
A ITx ITx
B ITy ITy
En este caso, el conmutador debe ser capaz de trasladar la muestra de un IT determinado
a otro IT sobre el mismo MIC. A un conmutador de estas caracteristicas se le denomina
Conmutador Digital Tipo T (Time switch).
Segundo Caso: Conexion entre el abonado A y el abonado C. En este caso se presentan
dos posibilidades: en la primera se le asigna el mismo IT para transmision y recepcion a
ambos abonados, y en la otra se le asignan diIerentes ITs a cada uno.
Si al abonado A se le Iija el mismo intervalo de tiempo que al abonado C, por ejemplo el
ITz, la conexion se puede expresar como :
A C : MICEi ,ITz MICSj ,ITz
C A : MICEj ,ITz MICSi ,ITz
A ITz ITz
C ITz ITz
El conmutador, segun lo anterior, debe ser capaz de cambiar el medio Iisico sobre el que
va la muestra sin cambiar el IT. A un conmutador de estas caracteristicas se le denomina
Conmutador Digital Tipo S (Space switch).
El caso mas general se presenta cuando al abonado A se le asigna un intervalo de
tiempo, por ejemplo el ITx, y al abonado C otro, por decir el ITy. La comunicacion
quedaria establecida si se realiza la siguiente conexion:
A C : MICEi, ITx MICSj, ITy
C A : MICEj, ITy MICSi, ITx
A ITx ITx
C ITy ITy
CONMUTACION DIGITAL
78
En esta situacion se realiza una conmutacion en el espacio, ya que la muestra se cambia
del MICi al MICj y viceversa; ademas se lleva acabo una conmutacion en el tiempo
debido a que una muestra que llega en el intervalo de tiempo x sale en el intervalo de
tiempo y, y a la inversa.
3.4 Conmutador Digit al Tipo S
En un conmutador digital tipo S existe solamente cambio de soporte Iisico (MIC), o sea
que no hay posibilidad de conmutar intervalos de tiempo.
Este conmutador es implementado mediante un juego de compuertas que actuan a la
manera de una matriz de puntos de cruce, razon por la cual se le denomina tambien
Matriz Espacial. Cada punto debe estar cerrado solo durante un intervalo de tiempo, o
sea 3.900 nseg en caso de un MIC primario, y debe volver a cerrarse una vez dentro de
cada trama (cada 125 seg), para asi no perder inIormacion procedente de una entrada a
una salida.
Como es necesario que se realice una conmutacion periodica, si se desea mantener el
camino establecido, se requiere de una memoria de escritura y lectura que contenga la
inIormacion de los puntos que se deben cerrar en un determinado intervalo de tiempo.
Estas memorias de control son de lectura ciclica, mientras que la escritura, que depende
del traIico, es llevada a cabo de manera aleatoria por el procesador.
Existen dos clases de conmutadores tipo S, dependiendo de la Iorma de determinar el
punto de cruce de la entrada que se desea unir con la salida respectiva.
- Control por la Salida: Existe una memoria de control por cada salida y en ella se
consigna cual de las entradas se desea enrutar hacia dicha salida en un determinado
intervalo de tiempo.
- Control por la Entrada: Existe una memoria de control asociada a cada MIC de
entrada y en ella se escribe a cual de las salidas se debe hacer la conmutacion.
3.4.1 Matriz Espacial con Control Asociado a la Salida
Una representacion de la implementacion del conmutador S controlado por la salida se
muestra en la Eigura 3.5.
En este tipo de conmutador es posible que una muestra que viaja sobre un IT en un MIC
de entrada cualquiera se haga presente en uno o mas MICs de salida. Este hecho es
utilizado para permitir diIusion de tonos, por ejemplo, cuando dos abonados deben estar
recibiendo simultaneamente TIM.
79
Figura 3.5 Diagrama circuital simplificado de un Conmutador S
con Control por la Salida
Las memorias de control, una por cada salida, tienen las siguientes caracteristicas:
Capacidad: Esta dada por el numero de ITs y el numero de MICs, en la siguiente
expresion:
# de IT x K bits
donde K Log
2
n; n es el numero de MIC.
Lectura: Se realiza una vez en cada IT y 32 veces en una trama (MIC primario), de
manera ciclica.
Escritura: Depende del traIico.
CONMUTACION DIGITAL
80
Una representacion esquematica del conmutador S controlado por la salida se muestra en
la Eigura 3.6.
Figura 3.6 Representacin esquemtica del Conmutador S
con control por la salida para 4 MIC's
Si se desea eIectuar la conexion:
MICEi, ITx MICSj, ITx
se debe escribir en la Memoria de Control asociada al MICSj una i en la localidad x, lo
que indica que en el ITx debe conmutarse el punto i de la salida j para lograr la
comunicacion. Esto puede escribirse de la siguiente manera:
MCj (x) i
Durante un intervalo de tiempo cada una de las memorias de control realiza las
Iunciones de lectura y escritura. Si se trata de MICs de orden primario las memorias de
control son direccionadas ciclicamente para una lectura simultanea al comienzo de cada
IT a una Irecuencia de 256 KHz mediante un contador por 32. Los datos contenidos en
cada una de ellas se envian a un demultiplexor que habilita las compuertas de entrada al
multiplexor correspondiente a la via de habla establecida.
La Iuncion de lectura se realiza ininterrumpidamente, no asi la de escritura que esta
condicionada al establecimiento de una nueva conexion, es decir cuando el control
inIorma que va a depositar nuevos datos en una determinada localidad de las memorias
de control. Esta Iuncion no se realiza simultaneamente en las memorias.
81
3.4.2 Matriz Espacial con Control Asociado a la Entrada
A diIerencia del conmutador S de control por la salida, en este conmutador, cuando las
muestras llegan se decide el camino que seguiran; por lo tanto no es posible la diIusion
de tonos, o sea que una muestra en la entrada no se puede hacer presente en mas de una
salida.
Las caracteristicas de la memoria de control son las mismas que en el caso anterior.
El diagrama circuital simpliIicado y la Iorma de representarlo se muestran en la Eigura
3.7 y la Eigura 3.8 respectivamente.
Figura 3.7 Diagrama circuital simplificado de un Conmutador S
con Control por la Entrada
CONMUTACION DIGITAL
82
Figura 3.8 Representacin esquemtica del Conmutador S
con control por la entrada para 4 MIC's
Una desventaja signiIicativa del control asociado a la entrada es la necesidad de
deshabilitar las entradas no usadas para prevenir cruce de conexiones cuando otra
entrada selecciona la misma salida. Con control asociado a la salida, las salidas no
usadas pueden permanecer conectadas a la entrada sin evitar que la entrada sea
seleccionada por otra salida. Por esta razon, y porque es la que permite diIundir tonos,
las redes de conmutacion digitales usan preIeriblemente el control asociado a la salida.
3.5 Conmutador Digit al Tipo T
La Iuncion principal de un conmutador digital tipo T es la de cambiar seales binarias
(octetos correspondientes a muestras) de un intervalo de tiempo dado (ITj) de un MIC de
entrada, a un intervalo de tiempo de salida (ITk) del mismo MIC, tal como se muestra en
la Eigura 3.9.
La Iorma de operar de este conmutador implica que debe existir un retraso de la
inIormacion desde que se hace presente hasta el momento en que se extrae. El retraso es
implementado usando memorias RAM en las cuales se escriben las muestras que van
llegando y se leen cuando estas deben ser transIeridas a la salida. Para esto se realiza un
acceso de escritura a la memoria por cada intervalo de tiempo que ingrese y un acceso
de lectura por cada intervalo de tiempo que salga.
83
Figura 3.9 Descripcin funcional bsica del Conmutador T
El conmutador esta constituido basicamente por una Memoria Intermedia o Memoria de
Conversacion y por una Memoria de Control. En la memoria de conversacion la
escritura y lectura dependen del tipo de control, mientras que en la memoria de control
la lectura esta comandada por la base de tiempo y la escritura la ordena el procesador
dependiendo del numero de conexiones nuevas que deban establecerse.
El enrutamiento de los intervalos de tiempo de salida se almacena en cada una de las
posiciones de la memoria de control.
La operacion Iuncional basica se muestra en la Eigura 3.10. Las muestras digitales son
multiplexadas y demultiplexadas de una manera establecida por la tecnica TDM, que
asigna a cada inIormacion una direccion (intervalo de tiempo) para que viaje a traves de
el. Las Iunciones de multiplexacion y demultiplexacion pueden ser consideradas como
parte del conmutador o pueden provenir de terminales remotos. En caso de ser
implementadas en el mismo conmutador, pueden ser conectadas directamente en
paralelo a la memoria. De otro modo, debe hacerse una conversion serie a paralelo en la
cual la inIormacion se almacena a medida que va llegando, y al inicio del siguiente
intervalo de tiempo se escribe en la memoria.
Figura 3.10 Operacin funcional bsica del Conmutador T
CONMUTACION DIGITAL
84
Existen basicamente dos maneras con las cuales pueden ser controladas las memorias
intermedias: escritura secuencial y lectura aleatoria (control por la salida), o escritura
aleatoria y lectura secuencial (control por la entrada).
3.5.1 Conmutador Tipo T Controlado por la Salida
En este conmutador, las muestras van llegando y se van almacenando ordenadamente en
la memoria intermedia, mientras que en la memoria de control se encuentran los datos
que determinan el camino que debe seguir la muestra, o sea que la lectura de la memoria
intermedia es comandada por la memoria de control y la lectura de la memoria de
control se realiza de manera ciclica.
En la Eigura 3.11 se observa una representacion circuital simpliIicada del tipo T
controlado por salida, y en la Eigura 3.12 la representacion esquematica.
Figura 3.11 Representacin circuital simplificada de un Conmutador T
con Control por la Salida
En cada intervalo de tiempo se eIectua un proceso de escritura y uno de lectura,
podemos entonces decir que los 3.900 nseg de un IT se dividen en dos partes iguales,
una designada a la escritura (t
E
) y otra a la lectura (t
L
) de muestras en la memoria de
conversacion.
Las caracteristicas de las memorias de control y de conversacion para un MIC de orden
primario se dan en las tablas a continuacion.
85
Figura 3.12 Representacin esquemtica del Conmutador T - Control por la Salida
Memoria Intermedia
Capacidad Acceso IT Trama
Lectura 1 32 32x8
Escritura 1 32
Memoria de Control
Capacidad Acceso IT Trama
Lectura 1 32 32x5
Escritura ? ?
Con este tipo de control es posible la diIusion de tonos.
Ejemplo de programacion: Como se estableceria la conexion en un conmutador tipo T
si se quiere unir el MICE0, IT5 al MICS0, IT11?
En la localidad 11 se debe escribir 5 para que cuando llegue el IT11 de salida se lea lo
que se almaceno en la localidad 5 de la memoria de conversacion.
3.5.2 Conmutador Tipo T Controlado por la Entrada
En un conmutador T de control por la entrada las muestras correspondientes a los
canales en un MIC de entrada se almacenan en la memoria de conversacion, en la
direccion determinada por la memoria de control, la cual ha sido previamente
programada por el procesador. Debido a que cuando llega la muestra se decide el camino
Iinal que va a tomar, no se permite la diIusion de tonos.
Las caracteristicas de las memorias de control y conversacion son las mismas que para el
conmutador tipo T de control asociado a la salida.
En la Eigura 3.13 se observa una descripcion circuital simpliIicada de esta version de
conmutador, y en la Eigura 3.14 una representacion esquematica del mismo.
Para realizar la conexion MICE0,IT5 a MICS0,IT11 se debe realizar la siguiente
programacion en las memorias de control: en la localidad 5 de esta memoria se debe
CONMUTACION DIGITAL
86
escribir el numero 11, para que la muestra que llegue en el IT 5 se almacene en la
localidad 11 y sea extraida en este IT.
Figura 3.13 Representacin circuital simplificada de un Conmutador T
con Control por la Entrada
Figura 3.14 Representacin esquemtica del Conmutador T - Control por la
Entrada
3.6 Conmutador Tipo T Para Varios MIC
Un conmutador tipo T para varios MICs es capaz no solamente de llevar la muestra de
un IT a otro IT sino que cumple tambien la Iuncion de un conmutador tipo S que es la de
cambiar de medio Iisico (MIC).
En la Eigura 3.15 se observa un diagrama circuital simpliIicado de este conmutador.
87
Figura 3.15 Conmutador T para varios MIC
La capacidad de la memoria de control (MC) depende del numero de MICs con que
trabaje el conmutador, o sea que el numero de bits necesarios para direccionar la
memoria intermedia (MI) se incrementa con el numero de MICs, y esta dado por:
# de bits Log
2
(# localidades)
y el numero de localidades por:
# de localidades # de MICs * # de ITs por MIC
(De manera similar que en conmutadores tipo S).
Como se trata de una red cuadrada (# de IT's de entrada # de IT's de salida) es
posible conmutar sin bloqueo todas las entradas hacia cualquier salida. Por ejemplo la
conexion:
MICEi, ITj MICSj, ITy
se realiza mediante la escritura del valor MICEi, ITj en la palabra MICSj, ITy de la
memoria de control (si el conmutador es controlado por la salida).
La posicion de la muestra en la memoria intermedia y, por consiguiente, la direccion que
entrega la memoria de control, estan dadas por la siguiente expresion:
Posicion ( n * IT ) MIC
donde n: Numero de buses MIC que maneja el conmutador.
MIC: Sobre el que esta la muestra
1
o al que se va a conmutar
2
.
IT: Sobre el que esta la muestra
1
o al que se va a conmutar
2
.
1
Control por la salida
2
Control por la entrada
CONMUTACION DIGITAL
88
En el control por la salida, las direcciones de lectura de la memoria de control son
generadas por la base de tiempo; en una trama se leen ciclicamente todas las palabras de
esta memoria. Con cada una de estas lecturas se controla la emision de los intervalos de
tiempo de salida sobre cada MIC. En la MI, por su parte, en cada IT se escribe tantas
veces como MICs de entrada tenga el bloque Iuncional. La MI almacena temporalmente
las muestras provenientes de los abonados, para luego entregarlos en los ITs indicados
por la MC y emitirlos hacia los abonados correspondientes.
Los procesos de escritura y lectura deben ser suIicientemente rapidos, por lo que se
realizan sobre octetos en paralelo. Los registros de entrada (RE) asociados a cada MIC
transIieren la inIormacion serie a paralelo para su escritura en las MI.
En cada IT los registros Tampn son cargados secuencialmente con la muestra
correspondiente que saldra sobre el MIC de salida en el IT siguiente. Al Iinal de cada IT
(IT anterior al de salida) se realiza la transIerencia del contenido de los registros tampon
sobre los Registros de Salida (RS) respectivos; esto permite tener una sincronizacion
completa de los MICs entre si.
Dado que todas las operaciones anteriores se realizan sobre octetos en paralelo; los
Registros de Salida (RS) se encargan de la conversion Iinal paralelo a serie en cada IT
sobre los MICs.
El tiempo de acceso de una memoria es el tiempo minimo que debe transcurrir desde que
se entrega la muestra a la memoria y esta es almacenada (operacion de escritura); o el
tiempo que tarda en eIectuarse una operacion de lectura, o sea desde que se le pide el
contenido de una localidad hasta cuando se tiene estable, disponible y completa en la
salida.
Entre mayor sea el numero de MICs con los que trabaja el sistema menor es el tiempo de
acceso requerido para las memorias. Este numero de MICs no puede incrementarse de
manera ilimitada por las restricciones impuestas por la microelectronica.
Para calcular el tiempo de acceso de la memoria de conversacion se puede aplicar la
siguiente expresion matematica:
MIC # IT # 2
seg 125
tacceso

=
Dado que por cada IT debe hacerse una operacion de escritura y una de lectura.
En el caso de MICs de orden primario se reduce la expresion a:
MIC # 2
seg n 900 . 3
tacceso
=
Por ejemplo, para un conmutador para 16 MICs primarios el tiempo de acceso sera:
89
nseg 121
16 2
seg n 900 . 3
tacceso =
=
El tiempo obtenido con el algoritmo no da necesariamente un valor comercial. Para
escoger entre las memorias existentes, se debe tomar aquella que oIrezca un tiempo de
acceso menor.
El tiempo de acceso de las memorias de control debe ser igual como maximo al de las
memorias de conversacion, pero se puede considerar menor ya que la escritura depende
del traIico que maneja el conmutador y no de la velocidad con que esten llegando los
bits de los MICs de entrada.
3.7 Redes a Etapas
El conmutador digital tipo T constituye el conmutador ideal en los sistemas digitales.
Sin embargo, las restricciones tecnologicas le impiden crecer indeIinidamente,
obligando a los diseadores a adoptar soluciones con conmutadores a etapas. Antes de
estudiar las redes a etapas de conmutadores digitales, se hara un breve recorrido por la
teoria de las redes a etapas de conmutadores espaciales, en la cual se encuentran sus
Iundamentos.
3.7.1 Accesibilidad y Bloqueo de un Conmutador
En todo conmutador se deben tener en cuenta las siguientes caracteristicas para
determinar si el conmutador sera capaz de trabajar dentro de ciertas condiciones de
traIico: accesibilidad y bloqueo.
Accesibilidad es la capacidad de una Iuente para acceder los recursos, o de una entrada
para alcanzar las salidas.
Para entender mejor este concepto vease el conmutador de la Eigura 3.16, donde todas
las entradas pueden llegar a una cualquiera de las salidas, o sea las cuatro Iuentes pueden
acceder indistintamente los cuatro recursos. A esto se le denomina accesibilidad Total.
Figura 3.16 Conmutador de Accesibilidad Total
CONMUTACION DIGITAL
90
Si se denomina k el numero minimo de recursos que pueden ser accedidos por una
Iuente, entonces para el ejemplo anterior k=+.
En la matriz de la Eigura 3.17 el valor de k es 2 ya que la Iuente #1 solo puede acceder
los recursos 1 y 2, y asi mismo la Iuente #2 solamente puede alcanzar los recursos 2 y 3,
mientras que la Iuente #3 puede llegar a cualquier salida.
Figura 3.17 Conmutador de Accesibilidad Restringida
Como no todas las Iuentes alcanzan todos los recursos, se dice que la accesibilidad es
Restringida.
Bloqueo es una situacion que se da cuando, existiendo entradas y salidas libres, no es
posible realizar la conexion porque no hay caminos por donde establecerla.
La Eigura 3.18 muestra un ejemplo que ilustra esta condicion. La entrada A no puede
conectarse con la salida B, porque una conexion establecida previamente (marcada con
circulos negros) ocupa el eslabon requerido.
Figura 3.18 Bloqueo
91
3.7.2 Conmutadores Espaciales
La estructura mas simple que se puede tener de este tipo es un arreglo rectangular de
puntos o una matriz. Esta matriz de conmutacion puede ser usada para conectar una
cualquiera de N entradas con una cualquiera de M salidas (Eigura 3.19). Si las entradas y
salidas estan conectadas por circuitos de dos cables, solo se requiere un punto de cruce
por conexion.
Figura 3.19 Matriz Rectangular de N entradas x M salidas
Si el numero de entradas es igual al numero de salidas (Eigura 3.20) se tiene una matriz
cuadrada (MN), y el numero de puntos de cruce esta dado por:
M*N N
2
Figura 3.20 Matriz Cuadrada de orden N
En el caso en que las entradas y las salidas correspondan a los mismos organos, este
numero de puntos de cruce puede reducirse, ya que por cada par entrada-salida existen
dos puntos. En la matriz triangular con diagonal suprimida se eliminan los puntos de
cruce redundantes (Eigura 3.21). El numero de puntos de cruce queda reducido a:
2
1) N(N
CONMUTACION DIGITAL
92
Figura 3.21 Matriz Triangular
Pero esta reduccion trae complicaciones al elemento controlador del conmutador, quien
antes de hacer la conexion entre i y j debe determinar la mayor entre ellas. Si i es mayor
se selecciona el punto de cruce i,j, y si j es la mayor, j,i. Con conmutadores controlados
por computador esta comparacion no es una imposicion signiIicativa pero si lo era en
conmutadores controlados electromecanicamente.
3.7.3 Red de Clos
Una matriz espacial NxN tiene accesibilidad total y bloqueo cero, siendo por tanto el
conmutador perIecto en sistemas espaciales. Sin embargo, a medida que crece el numero
de entradas y salidas, aumentan el tamao (puntos de cruce) y los costos, y el
conmutador se vuelve inmanejable. Por otra parte, los conmutadores espaciales descritos
tienen como caracteristica que cada punto de cruce solo puede ser utilizado para
conectar un par entrada-salida especiIico; esto hace que el numero de puntos de cruce
para un conmutador grande sea excesivo. Ademas el gran numero de puntos de cruce en
cada linea de entrada y salida implica una cantidad grande de carga capacitiva sobre los
caminos de voz. Otra deIiciencia Iundamental de los conmutadores de etapa simple es
que es necesario un punto de cruce para cada conexion especiIica; si ese punto Ialla la
conexion asociada no puede establecerse.
Un analisis de conmutadores grandes de etapa simple revela que los puntos de cruce son
utilizados de manera muy ineIiciente. Para aumentar la eIiciencia en la utilizacion de los
puntos de cruce y por lo tanto reducir su numero, es necesario que cualquier punto de
cruce sea potencialmente utilizable por mas de una conexion. Si los puntos de cruce van
a ser compartidos, es necesario entonces que mas de un camino sea accesible por
cualquier conexion potencial de tal Iorma que no haya bloqueo. Los caminos alternos
sirven para eliminar o reducir el bloqueo y tambien provee proteccion contra Iallas.
La comparticion de los puntos de cruce por caminos potenciales a traves del conmutador
conlleva a los conmutadores de multiples etapas.
93
Inicialmente se implemento la Red a 2 Etapas (Eigura 3.22) en la que se subdivide la
matriz en dos grupos, y a su vez cada uno de estos se subdivide en matrices mas
pequeas. Sin embargo, con estas se produce bloqueo. Entonces, para eliminar este
problema, se tomaron las matrices de la primera etapa y se les aumento el numero de
salidas, y a las matrices de la segunda etapa se les aumento el numero de entradas. Esto
condujo a que se incrementaran el numero de puntos de cruce, que era lo que se
pretendia reducir en un comienzo. Por esta razon se introdujo la Red a 3 Etapas en
donde se tiene una etapa central constituida por una o mas matrices. La Eigura 3.23 es
un diagrama en bloques de esta red.
Figura 3.22 Red a 2 etapas
Figura 3.23 Matriz de conmutacin de 3 etapas (Red de Clos)
En este conmutador de tres etapas, denominado Red de Clos, las N entradas y salidas se
han dividido en grupos de n entradas y n salidas cada uno. Las entradas de cada grupo
CONMUTACION DIGITAL
94
son servidas por un arreglo rectangular de puntos de cruce. Los arreglos de entrada
(primera etapa) son arreglos n*k donde cada una de k salidas es conectada a uno de los k
arreglos de la etapa central. La tercera etapa consta de arreglos rectangulares k*n que
proveen las conexiones desde cada arreglo de la etapa central a los grupos de n salidas.
Todos los arreglos de la etapa central son (Nfn)*(Nfn), y proveen conexiones desde
cualquier arreglo de la primera etapa a cualquiera de la tercera.
Es de notar que si todos los arreglos proveen accesibilidad completa, hay k posibles
caminos a traves del conmutador para cualquier conexion entrada/salida, uno por cada
arreglo de la etapa intermedia. Asi, la estructura de multiple etapa provee caminos
alternos que permiten salvar las Iallas; ademas, ya que cada enlace de conmutacion esta
conectado a un numero limitado de puntos de cruce, se minimiza la capacitancia de
carga.
El numero total de puntos de cruce C requeridos por un conmutador de tres etapas esta
dado por:
C 2Nk k
2
n
N
|
.
|
\
|
(3.1)
donde N: Numero de entradas/salidas
n: Tamao de cada grupo
K: Numero de arreglos intermedios
3.7.4 Red de Clos Sin Bloqueo
La Eigura 3.24 muestra dos posibles estados de bloqueo en un conmutador de tres etapas
con una sola matriz en la etapa intermedia. Los puntos B y B' no pueden comunicarse
porque existe bloqueo en la primera etapa; para C y C' el bloqueo es en la tercera etapa.
Una caracteristica atractiva de un conmutador de etapa simple es que es estrictamente
sin bloqueo, ademas de proveer accesibilidad total. Si la parte llamada esta libre, la
conexion deseada siempre puede ser establecida seleccionando el punto de cruce
dedicado al par entrada/salida particular. Pero cuando los puntos de cruce son
compartidos aparece la posibilidad de bloqueo; para solucionar esto se colocaron mas
matrices centrales y de esta Iorma se iba disminuyendo el bloqueo, pero como saber
cual era el numero optimo de matrices centrales?.
Charles Clos de los laboratorios Bell, se intereso en este asunto y Iue asi como en 1953
publico un analisis de una red a tres etapas, mostrando cuantos arreglos de etapas
centrales se requieren para proveer una operacion satisIactoria y sin bloqueo. Su
resultado demostro que si cada arreglo individual no tiene bloqueo y si el numero de
secciones centrales k es igual a 2*n-1 (n numero de entradas de cada matriz), el
conmutador no presenta bloqueo.
95
Figura 3.24 Ejemplo de Bloqueo en una red de tres etapas
Clos en su demostracion dice que para que las conexiones sean optimas, debe existir un
eslabon entre las matrices de la primera etapa con cada una de las matrices de la etapa
intermedia y a su vez un eslabon entre las matrices de la etapa intermedia con cada una
de las matrices de la tercera etapa (Eigura 3.23).
La condicion de no bloqueo puede obtenerse (Eigura 3.25) observando que una conexion
a traves de un conmutador de tres etapas requiere la localizacion de un arreglo central
con un enlace libre desde la primera etapa apropiada y uno libre a la tercera etapa
apropiada. Ya que los arreglos individuales no presentan bloqueo, el camino deseado
puede establecerse en cualquier momento si el enlace apropiado esta libre. La expresion
que hace k igual a 2n-1 es la condicion critica para no bloqueo. Debido a que cada
arreglo de la primera etapa tiene n entradas, n-1 de estas entradas pueden estar ocupadas
cuando la entrada correspondiente a la conexion deseada esta libre. Si k es mayor que
n-1, pueden ocuparse como maximo n-1 enlaces hacia la etapa central. De manera
similar, se pueden ocupar un maximo de n-1 enlaces hacia el arreglo apropiado de la
tercera etapa, si la salida de la conexion deseada esta libre.
El peor de los casos ocurre cuando los n-1 enlaces ocupados de un arreglo de la primera
etapa van a un grupo de arreglos centrales (todos distintos) y los n-1 enlaces ocupados
hacia la tercera etapa vienen desde un grupo diIerente de arreglos centrales. Para
satisIacer la condicion de no bloqueo se requieren entonces:
k (n-1) (n-1) 1
k 2n-1 (3.2)
CONMUTACION DIGITAL
96
Figura 3.25 Nmero ptimo de matrices intermedias para condicin de no bloqueo
arreglos en la etapa central. Es decir, se requiere una matriz intermedia mas para que
bajo la peor condicion pueda realizarse la comunicacion a traves de ella.
3.7.5 Mnimo Nmero de Puntos de Cruce
Sustituyendo el valor de k de la Ecuacion 3.2 en la Ecuacion 3.1 se obtiene que el
numero de puntos de cruce para una operacion sin bloqueo es:
C 2N(2n-1) (2n-1)
2
n
N
|
.
|
\
|
(3.3)
La Ecuacion 3.3 indica que el numero de puntos de cruce depende de la Iorma en que se
dividen las entradas/salidas en grupos de tamao n. Derivando esta ecuacion con
respecto a n e igualando a cero para obtener el minimo, se obtiene un valor optimo de:
2
N
n = (para N grande) (3.4)
En caso de que el valor de n no resulte entero, se aproxima al siguiente mayor entero.
Sustituyendo este valor de n en la Ecuacion 3.3 resulta que el minimo numero de puntos
de cruce es:
Cmin 1 2N 4N (3.5)
97
La siguiente tabla muestra la signiIicativa reduccion de los puntos de cruce en un
conmutador de tres etapas con respecto al conmutador de etapa simple.
Tabla 3.1. Nmero de puntos de cruce en un conmutador a tres etapas
Nmero de Puntos de Cruce Nmero
de Lneas Red Simple Red a Tres Etapas
128 16.256 7.680
512 261.632 63.488
2.048 4,2 millones 516.096
8.192 67 millones 4,2 millones
32.768 1.000 millones 33 millones
131.072 1.700 millones 268 millones
3.7.6 Red de Clos con Congestin
Los conmutadores digitales sin bloqueo son raramente necesarios en la mayoria de las
redes teleIonicas. Debido a esto, con el Iin de obtener una mejor utilizacion del
conmutador y a la vez para disminuir los costos, se disean conmutadores digitales de
acuerdo con el traIico que vayan a manejar y de la probabilidad de ocurrencia de
determinadas situaciones, permitiendo una pequea probabilidad de bloqueo maxima
durante la hora del dia de mayor ocupacion. Este valor de bloqueo es uno de los aspectos
que determinan el grado de servicio de una compaia teleIonica.
Hay una variedad de tecnicas que permiten evaluar la probabilidad de bloqueo de una
matriz de conmutacion; estas varian de acuerdo a la complejidad, exactitud y
aplicabilidad a diIerentes estructuras de redes. Una de las tecnicas mas versatiles y
conceptualmente mas realista para calcular la probabilidad de bloqueo es la propuesta
por C. Y. Lee. Aunque esta tecnica implica varias simpliIicaciones provee resultados
razonablemente exactos, particularmente cuando las comparaciones entre estructuras
alternas es mas importante que los numeros absolutos. La mayor ventaja es la Iacilidad
de Iormulacion y el hecho de que las Iormulas se relacionen directamente con la
estructura esencial de la red; se logra tambien el aprovechamiento maximo de los
enlaces y las estructuras que deben montarse, sin impedir que mas adelante se le puedan
hacer modiIicaciones o cambios.
En el siguiente analisis se determinara la probabilidad de bloqueo de varias estructuras
de conmutacion usando el porcentaje de utilizacion o carga de enlaces individuales. La
notacion q sera usada para representar la probabilidad de que en la unidad de tiempo un
enlace particular este en uso, o sea, su ocupacion. La probabilidad de que el enlace este
libre sera entonces 1-q.
La Eigura 3.26 muestra un GraIo de Lee para una red de tres etapas o red de Clos. Este
graIico muestra el hecho de que una conexion particular puede establecerse por k
diIerentes caminos, uno a traves de cada arreglo de la etapa central. La probabilidad de
que un enlace intermedio este ocupado se denota por q.
CONMUTACION DIGITAL
98
Figura 3.26 Grafo de Lee de una red de 3 etapas
La probabilidad de bloqueo puede determinarse de la siguiente Iorma:
Probabilidad de que un eslabon este ocupado: q
Probabilidad de que un eslabon este libre: 1-q
Probabilidad de que un camino este libre: (1-q)
2
Probabilidad de que un camino este ocupado: 1-(1-q)
2
Probabilidad de que todos los caminos esten ocupados: [1-(1-q)
2
|
k
B |1- (1-q)
2
|
k
(3.6)
donde k es el numero de arreglos de la etapa intermedia.
Si tomamos una matriz a la cual llegan n entradas, cada una con la probabilidad p de
estar ocupada, y salen k eslabones, cada uno con la probabilidad q de estar ocupado
(vease Eigura 3.27), se puede aIirmar que la probabilidad de que las n entradas esten
ocupadas es igual a la probabilidad de que los k eslabones de salida esten ocupados, o
sea:
n * p k * q
y despejando q:
q (n/k) * p (3.7)
utilizando | k/n:
q p/| (3.8)
Figura 3.27 Grfico de probabilidades de una matriz
99
La Ecuacion 3.8 representa el hecho de que cuando algun numero de entradas (o salidas)
esta ocupado, el mismo numero de salidas de la primera etapa (o entradas de la tercera)
tambien esta ocupado. Sin embargo, hay | kfn veces mas enlaces intermedios que
entradas o salidas, por eso el porcentaje de estos enlaces que hay ocupados se reduce
en |.
El Iactor | se deIine como si k Iuera mayor que n, lo cual implica que la primera etapa
del conmutador provee una expansion espacial, pero | puede ser menor que uno
implicando que la primera etapa esta concentrando el traIico entrante.
La concentracion en la primera etapa es usualmente empleada en centrales PBX,
mientras que en centrales tandem, donde las troncales de entrada son altamente
cargadas, se hace necesaria la expansion de traIico para garantizar bajas probabilidades
de bloqueo.
Reemplazando en la Ecuacion 3.6 el valor de q expresado en la Ecuacion 3.7 se obtiene
una expresion completa para la probabilidad de bloqueo en terminos de la utilizacion de
entrada p:
B |1-(1-p*n/k)
2
|
k
(3.9)
Por lo tanto, el grado de congestion de un conmutador digital depende de su arquitectura
y del grado de ocupacion de sus entradas.
Por ejemplo, si se desea un conmutador con 2048 entradas y salidas (N2048), se
necesitarian aproximadamente 4.2 millones de puntos de cruce; pero si colocamos un
conmutador a tres etapas, el valor de n seria:
2
N
n = 32
o sea que se deben colocar 64 matrices en la primera etapa, cada una con 32 entradas, y
64 matrices en la tercera etapa, cada una con 32 salidas; si usamos k=2n-1 obtenemos 63
matrices intermedias (vease Eigura 3.28) y se necesitarian:
C 2*N*(2*n - 1) (2*n - 1)*(N/n)
2
516.096
puntos de cruce y no existiria bloqueo.
Pero si se acepta la ocurrencia de cierta probabilidad de bloqueo y se conoce el traIico
por linea, se pueden aplicar las tecnicas de Lee para calcular la congestion resultante de
reducir el numero de matrices en la etapa intermedia a la mitad (k=32). Se tendria
entonces n=32 y k=32, con lo cual se obtiene:
C 262.144, y
B 0,0038 con un traIico de 0,6 Erlangs,
CONMUTACION DIGITAL
100
Figura 3.28 Red de Clos para 2048 entradas
o sea que al aplicar este modelo se obtiene una mejor utilizacion y rendimiento,
abaratando el tamao y los costos del conmutador (Eigura 3.29).
Figura 3.29 Conmutador a 3 etapas de 2048 entradas con congestin
Las siguientes tablas muestran el numero de puntos de cruce para dos valores de traIico
en las entradas y con una probabilidad de bloqueo de 0,002. El gran ahorro en el numero
de puntos de cruce en conmutadores grandes esta dado por el Iactor de concentracion
(1/|) en la etapa intermedia.
101
Tabla 3.2. Nmero de puntos de cruce con p 0,1 y B 0,002
No. de Puntos de Cruce N n K
Con Bloqueo Sin Bloqueo
128 8 5 2.560 7.680 (k15)
512 16 7 14.336 63.488 (K31)
2.048 32 10 81.920 516.096 (K63)
8.192 64 15 491.520 4,2 millones (k127)
32.768 128 24 3,1 millones 33 millones (k255)
Tabla 3.3. Nmero de puntos de cruce con p 0,7 y B 0,002
No. de Puntos de Cruce N n K
Con Bloqueo Sin Bloqueo
128 8 14 7.168 7.680 (k15)
512 16 22 45.056 63.488 (K31)
2.048 32 37 303.104 516.096 (K63)
8.192 64 64 2,1 millones 4,2 millones (k127)
131.072 256 215 113 millones 268 millones (k511)
Los resultados mostrados en las tablas indican que los conmutadores muy grandes
requeriran de todas Iormas un numero prohibitivo de puntos de cruce, ante lo cual se
hace necesario un mayor numero de etapas que permitan una mayor reduccion de estos.
3.7.7 Representacin Espacial Equivalente de un Conmutador Digital
Con el Iin de aplicar la teoria de los conmutadores espaciales a los digitales, se obtienen
modelos de estos en terminos de aquellos.
En los conmutadores tipo S la accesibilidad es restringida ya que cualquier entrada ITx,
MICEy no puede conectarse con una salida cualquiera ITw, MICSz. Para representarlo,
como unicamente existe conmutacion de medio Iisico, mas no de IT, a cada intervalo de
tiempo se le asigna una matriz cuadrada cuyo numero de entradas y salidas corresponde
al numero de MICs con que trabaja el conmutador (Eigura 3.30).
El numero de matrices depende del orden del MIC, o sea del numero de ITs que
transporta cada enlace MIC.
Los conmutadores tipo T se pueden representar por una unica matriz, ya que ademas de
cambiar de IT cambian la muestra de soporte Iisico, y por lo tanto poseen accesibilidad
total (Eigura 3.31).
CONMUTACION DIGITAL
102
Figura 3.30 Representacin espacial equivalente de un Conmutador Espacial
Figura 3.31 Representacin espacial equivalente de un Conmutador Temporal
3.8 Redes a Etapas con Conmutadores Digitales
Existen diIerentes combinaciones de conmutadores tipo S y tipo T, que dan como
resultado redes de conmutacion con diIerentes cualidades. A continuacion se presentara
la estructura TST (tiempo-espacio-tiempo), que es la mas utilizada por los sistemas
103
comerciales. Para redes muy grandes, pueden agregarse etapas adicionales, Iormando
por ejemplo estructuras TSSST.
3.8.1 Red TST
En la Eigura 3.32 se muestra un ejemplo de una red TST. Tiene tres vias comunes de
entrada y tres vias comunes de salida, conteniendo cada una 32 intervalos de tiempo. En
la practica, la cantidad de intervalos de tiempo es mas grande, por ejemplo 256 o 512
lograda despues de la multiplexion y la conversion serie-paralelo en el terminal de
central, pero esto no inIluye en el principio de Iuncionamiento del conmutador. Las
ciIras mas grandes tienen mucho que ver con la capacidad requerida y la optimizacion
del costo del conmutador.
Figura 3.32 Estructura TST Bsica
Para explicar el Iuncionamiento del conmutador, supongase, de acuerdo con el
diagrama, que el sistema de control ordena una conexion entre la entrada A, asignada al
IT #2 en la via comun entrante #1, y la salida B, asignada el IT #31 en la via comun
CONMUTACION DIGITAL
104
saliente #3 (MICE1, IT2 MICS3, IT31). Se sugiere al lector establecer que tipo de
control tiene cada etapa de conmutacion.
Para realizar la conexion, hay que hallar un itinerario libre a traves de la red. Esto
implica la busqueda de un intervalo de tiempo interno que este libre en el lado entrante
desde A asi como en el lado saliente hacia B, de la matriz espacial (conmutador S). La
busqueda es eIectuada por el control central. Cuando se halla el primer intervalo de
tiempo vacante, por ejemplo el #7, este numero y las direcciones requeridas (2, 31 y 3)
se envian a las Memorias de Control MC-A, MC-B y MC-C. Las direcciones se
almacenan en la celda #7 de estas memorias.
La palabra MIC de A se escribe en la celda #2 de la Memoria Intermedia MI-A durante
el intervalo de tiempo entrante #2. Se almacena aqui hasta que llegue el intervalo de
tiempo interno #7. Como los numeros de los intervalos de tiempo entrantes
probablemente no coincidiran con los numeros de los intervalos de tiempo internos, este
tiempo de almacenamiento puede ser cualquiera desde 0 hasta 31 intervalos de tiempo.
Durante el intervalo de tiempo interno #7, la direccion para la celda #2 es entregada
desde MC-A y la palabra MIC es leida hacia la matriz espacial. Simultaneamente, la
direccion para el punto de cruce apropiado (#3) es entregada desde MC-C y la palabra
MIC es conmutada hacia la MI-B requerida, donde se almacena en la celda #31 con la
ayuda de MC-B. Einalmente, cuando llega el intervalo de tiempo de salida #31, la
palabra MIC se envia hacia B.
Esta secuencia, que se repite una vez por trama, crea un itinerario desde A hacia B. Sin
embargo, hasta ahora no hay transmision desde B hacia A. Para arreglar esto, se pueden
usar dos metodos: el segundo itinerario se establece de manera completamente
independiente del primero, o los itinerarios se establecen en coordinacion.
Quizas el primer metodo conduzca a un sistema mas Ilexible, mientras que el segundo
hace posible la simpliIicacion de los algoritmos de control, e incluso del hardware, a
causa del comportamiento simetrico del selector. Con el segundo metodo, el
establecimiento del itinerario para los dos sentidos se eIectua en una sola busqueda,
mientras que el primer metodo requieren dos busquedas separadas.
Una manera especial de controlar los dos itinerarios, el de ida y el de vuelta, es el
Mtodo de la Antifase. Si se encuentra un itinerario libre desde A hacia B durante un
cierto intervalo de tiempo, se garantiza el itinerario de retorno asignando el intervalo
ubicado media trama despues. Aplicado al ultimo ejemplo, donde el itinerario de ida es
el intervalo de tiempo 7, se obtiene para el itinerario de retorno el intervalo de tiempo
(732/2)23. La Eigura 3.33 oIrece una ilustracion del metodo.
El bloqueo en una red TST depende de que se pueda hallar un par de intervalos de
tiempo vacantes para la transmision entre los dos conmutadores de tiempo. Para analizar
la probabilidad de bloqueo se obtiene el esquema de entroncamiento mostrado en la
Eigura 3.34, donde los dispositivos posibles para el itinerario de ida estan encerrados en
recuadros.
105
Figura 3.33 Estructura TST con el mtodo de la Antifase
La posibilidad de hallar un itinerario libre, es decir un par de dispositivos vacantes a la
vez en los dos recuadros, es mayor cuanto mayor es el valor de F, esto es, la cantidad de
intervalos de tiempo internos. Para los valores de F usados normalmente por los
conmutadores digitales, la probabilidad de bloqueo es muy pequea. Por ejemplo, para
F=512 y 0,8 Erlang por canal, se obtiene un bloqueo interno de 10
-6
.
Puede lograrse una inmunidad completa con respecto al bloqueo bien sea mediante la
duplicacion de la velocidad de bits interna, es decir, duplicando el valor F interno, o
mediante la construccion del conmutador en dos planos paralelos. Ambos metodos dan
por resultado una duplicacion de la cantidad de organos internos, que elimina la
CONMUTACION DIGITAL
106
probabilidad de bloqueo. Esto puede verse Iacilmente en el esquema de entroncamiento,
ampliando los F simbolos en los recuadros a 2F.
Figura 3.34 Esquema de entroncamiento para un selector TST
La Eigura 3.35 muestra una implementacion practica de un conmutador TST de 64
MICs, en donde se han suprimido los demultiplexores internos de los conmutadores T de
entrada y los multiplexores internos de los conmutadores T de salida. Esto signiIica que
el conmutador S debe trabajar a una velocidad mayor, porque, si cada conmutador T
multiplexa 4 MICs primarios, en cada entrada del conmutador S llegan 128 ITs por
trama en lugar de 32.
3.8.2 Congestin en Redes TST
Para determinar la congestion de una red TST se construye su modelo espacial,
encontrando primero el conmutador espacial equivalente de cada conmutador digital y
posteriormente la red espacial equivalente, y se aplican los analisis propios de las redes
de Clos.
Vease como ejemplo la red espacial equivalente que se muestra en la Eigura 3.36, que
corresponde a la red TST de la Eigura 3.35,
Los parametros de la red de Clos son:
N 128 * 16 2048
n 128
k 128
Reemplazando en la Iormula de congestion, con un traIico por linea de 0.6 Erl. (p 0.6):
B |1-(1-(n*p/k)
2
|
k
2,03 x 10
-10
107
Figura 3.35 Red TST de 64 MIC's
3.9 Repliegue
En un conmutador digital, para establecer una conversacion entre dos abonados es
necesario tender dos caminos de comunicacion, uno en cada sentido de transmision, los
cuales son simetricos (Eigura 3.37). Utilizando esta simetria, y estableciendo reglas para
la implementacion del conmutador y la asignacion de los caminos, se pueden obtener
varios tipos de simpliIicaciones.
En un conmutador TST se puede lograr una primera simpliIicacion si el conmutador T
de entrada y el conmutador S son de control asociado a la salida y el otro conmutador T,
de control por la entrada. Con este arreglo el procesador ahorra tiempo de procesamiento
debido a que la programacion del conmutador se realiza en la misma localidad de las tres
memorias de control. Vease el siguiente ejemplo para ver en que consiste esta
simpliIicacion.
CONMUTACION DIGITAL
108
Figura 3.36 Red espacial equivalente de una red digital TST de 64 MIC's
Figura 3.37 Conmutador Digital
109
Se desea realizar la conexion MIC3, IT12 MIC29, IT8; utilizando el IT intermedio
#100 (Eigura 3.35). La programacion es la siguiente:
T
ENTRADA
MIC3, IT12 IT100
MC0(100) 51
S
INTERMEDIO
MIC0, IT100 MIC7,IT100
MC7(100) 0
T
SALIDA
IT100 MIC1, IT8
MC7(100) 33
Las posiciones en las memorias intermedias y de control se obtienen con la expresion ya
conocida:
Posicion (# MICs * IT) MIC
Puesto que se va a realizar una comunicacion entre dos abonados, esta debe establecerse
en ambos sentidos. Por consiguiente, debe programarse la conexion en sentido contrario:
MIC29, IT8 MIC3, IT12; con IT intermedio 100
T
ENTRADA
MIC1, IT8 IT100
MC7(100)33
S
INTERMEDIO
MIC7, IT100 MIC0, IT100
MC7(100)0
T
SALIDA
IT100 MIC3, IT12
MC0(100)51
Comparando estos resultados con los obtenidos anteriormente resulta que la
programacion de las memorias de control de los conmutadores T de entrada y T de
salida es la misma, cuando se utiliza el mismo IT en los dos sentidos de transmision.
Mediante esta regla adicional (utilizar el mismo IT intermedio tanto para la
comunicacion de A hacia B como en sentido contrario) se obtiene una nueva
simpliIicacion: en las memorias de control de los conmutadores T. Esta regla se puede
cumplir siempre y cuando A y B pertenezcan a buses MIC de conmutadores T
diIerentes.
Utilizando un simbolismo conveniente para identiIicar Iacilmente el tipo de control
ejercido sobre un conmutador (Eigura 3.38 y Eigura 3.39), en la Eigura 3.40 se
representa este tipo de repliegue.
CONMUTACION DIGITAL
110
Figura 3.38 Representacin de un
Conmutador con Control por la Entrada
Figura 3.39 Representacin de un
Conmutador con Control por la Salida
Figura 3.40 Repliegue usando el mismo bloque intermedio
Si ambos abonados pertenecen al mismo bloque, cuando se establece el camino en un
sentido, se habra ocupado el eslabon que permite que la comunicacion se haga en
sentido contrario, por el mismo bloque intermedio, con lo cual no podra realizarse la
conexion.
La solucion que permite realizar la simpliIicacion aun para este caso consiste en dividir
los bloques de la etapa intermedia en dos grupos: los pares y los impares. Para establecer
111
la comunicacion del abonado A hacia B, se utiliza un bloque impar, y en sentido opuesto
se usa un bloque par que corresponde al bloque impar segun una cierta relacion.
Si se tienen k bloques, enumerados de 0 a k-1, para identiIicar la pareja de bloques
impar/par se utiliza una variable adicional r que toma valores desde 0 hasta (k-2)f2, y se
usa entonces la siguiente notacion:
Bloque par (2r) r,0
Bloque impar (2r 1) r,1
Por ejemplo la pareja correspondiente a la matriz impar 5 (2,1) sera 4 (2,0) ya que:
5 2*r 1 r 2 4 2*r
Si por el contrario se escoge una matriz par, por ejemplo la matriz par 8, la pareja de
matrices por la que debe transitar la comunicacion son la 4,0 y la 4,1 ya que:
8 2*r r 4
La Eigura 3.41 muestra como se implementa esta simpliIicacion.
Se observa que la programacion de las memorias de control de los conmutadores de
entrada y salida diIiere en el bit menos signiIicativo. Por lo tanto, se puede utilizar una
misma memoria de control para los conmutadores T de entrada y los conmutadores T de
salida, negando para estos ultimos el mencionado bit de la palabra de programacion.
Adicionalmente, si se alterna el control de los bloques intermedios pares e impares,
asignando a los primeros control por la entrada y a los otros control por la salida, se
logra manejar cada par de bloques correspondientes con la misma memoria de control.
Con todo ello se llega a una conIiguracion mucho mas simpliIicada, mostrada
esquematicamente en la Eigura 3.42, donde la Ilecha que llega a la Memoria Intermedia
por la izquierda indica control por la entrada, y la que llega por la derecha signiIica
control por la salida. La Eigura 3.43 muestra la implementacion de este conmutador
TST, con repliegue en las etapas T y S.
En general, se pueden encontrar los siguientes tipos de repliegue:
- De software. Cuando se ahorra esIuerzo al procesador en los algoritmos de
busqueda de caminos (Ej: metodo de la antiIase).
- Del control. Cuando una misma memoria de control se puede utilizar para manejar
simultaneamente dos etapas.
Del conmutador. Cuando se aprovecha el hecho de que una muestra permanece en
la memoria de conversacion durante una trama completa, pero a partir del instante en
que la muestra se lleva al MIC de salida es inutil retenerla en memoria ya que no se
CONMUTACION DIGITAL
112
volvera a leer. Este tiempo puede ser empleado para almacenar en la misma
localidad las muestras que viajan en el otro sentido de la conversacion.
- Fsico. Cuando se obtienen simpliIicaciones al realizar una expansion Iisica del
sistema.
Figura 3.41 Repliegue usando bloques intermedios pares/impares
113
Figura 3.42 Representacin esquemtica de un conmutador TST con repliegue en
las Memorias de Control
Figura 3.43 Implementacin de Repliegue en red TST
CONMUTACION DIGITAL
114
3.10 Redundancia y Verificacin
Los conmutadores digitales deben tener una alta conIiabilidad en razon a la importancia
del papel que desempean en las centrales. Existen, por tanto, varios metodos de
redundancia y veriIicacion de su Iuncionamiento.
3.10.1 Lgica Mayoritaria
En este metodo se utilizan tres redes de conmutacion identicas, en las cuales se realizan
las mismas conexiones (Eigura 3.44). La veriIicacion del conmutador se realiza en Iorma
permanente, por comparacion de las inIormaciones a la salida de cada una de las tres
redes. Si alguna de ellas genera una salida distinta a las otras dos, se la considera en
Ialla, se genera una alarma, y se sigue obteniendo la seal de salida de una de las otras
dos redes.
Figura 3.44 Lgica Mayoritaria
Este metodo de conIrontacion es de diIicil aplicacion en redes de varias etapas, en las
cuales se pueden encontrar varios caminos para realizar una misma conexion. Puede
ocurrir que entre los diIerentes caminos existan diIerentes atrasos en un numero
determinado de tramas. Por lo tanto, al triplicar la red de conmutacion de varias etapas,
sera preciso que los caminos escogidos sean los mismos en cada red para que la
comparacion sea valida, de lo contrario, los desIasamientos seran diIerentes para cada
red, haciendose de esta manera imposible la veriIicacion.
La triplicacion de la red, ademas de veriIicar las conexiones establecidas y detectar las
Iallas, da al sistema una seguridad de Iuncionamiento, ya que permite la correccion de
dichos errores.
115
3.10.2 Carga Compartida
Es una variante del metodo anterior, en la cual los tres planos estan manejando distintas
conexiones, compartiendo la carga de toda la central. Cada modulo (abonados, troncales,
etc.) dispone de un selector de plano, que le permite elegir por cual plano realiza sus
conexiones.
El sistema se sobre-dimensiona de tal manera que si uno de los planos presenta una Ialla,
los otros pueden manejar el traIico de la central sin degradacion del servicio. Este sobre-
dimensionamiento permite ademas que la central pueda manejar sobre-picos de traIico
sin problemas. Su representacion esquematica aparece en la Eigura 3.45.
Figura 3.45 Carga Compartida
3.10.3 Control de Paridad
El sistema de carga compartida hace al sistema tolerante a Iallas, pero no oIrece por si
mismo mecanismos para detectar las Iallas. El sistema de control de paridad realiza dos
Iunciones:
- VeriIicacion de la integridad de la inIormacion conmutada.
- VeriIicacion de las conexiones realizadas.
Tal como se muestra en la Eigura 3.46, el sistema utiliza generadores de paridad a la
entrada del conmutador y detectores de paridad a la salida. El generador de paridad
agrega un noveno bit a la inIormacion que se conmuta, el cual puede corresponder a
paridad par o impar dependiendo de una orden del control. Por su parte, el detector de
paridad esta programado para detectar un unico tipo de paridad, y genera una alarma
cuando esta no coincide.
CONMUTACION DIGITAL
116
Figura 3.46 Control de Paridad
Para el cumplimiento de la primera Iuncion, los generadores de paridad permanecen
programados normalmente en el tipo de paridad que esperan los detectores de paridad.
Cuando se presentan Iallas en localidades de memoria o en puntos de cruce, que alteran
la inIormacion que pasa por el conmutador, los detectores de paridad generan la seal de
alarma.
Para el cumplimiento de la segunda, que permite asegurar que las conexiones ordenadas
por el control son establecidas de manera correcta, se sigue el siguiente procedimiento:
cuando el control ordena la conexion de la entrada i con la salida j, invierte
momentaneamente la programacion del generador de paridad. Como consecuencia de
ello, se espera una alarma en la salida j, indicando que la conexion ha sido realizada con
exito.
CAPITULO 4
BIBLIOGRAFIA
BAL89 R. Ballart and Y. Ching. "SONET: Now It's the Standard Optical Network".
IEEE Communications Maga:ine, Mar. 1989, pp. 8-15.
BEL91 John Bellamy. Digital Telephonv. 2nd. edition. John Wiley & Sons. New
York. 1991.
BHA97 P. K. Bhatnagar. Engineering Networks for Svnchroni:ation, CCS7, and
ISDN. Standards, Protocols, Planning, and Testing (IEEE
Telecommunication Handbook Series). IEEE Press. 1997.
CAS82 E. Castro y R. Garzon. Central Telefonica Privada Digit-3000. Trabajo de
Grado. Universidad del Cauca. Dic. 1982.
CRO70 A. Croisier. "Introduction to pseudoternary transmision codes". IBM Journal
Res & Dev., Vol. 14, 1970. pp. 354-367.
ERI80 Ericsson. Telefonia Digital. Texto de entrenamiento. 1980.
ELO95 John E. Elood. Telecommunications Switching, Traffic and Network.
Prentice Hall. 1995.
ERE96 Roger L. Ereeman. Telecommunication Svstem Engineering (Wilev Series in
Telecommunications and Signal Processing). John Wiley. 1996.
EUJ90 Eujitsu. Fetex-150. Circuito de linea de abonado v concentrador de lineas.
Texto de entrenamiento. 1990.
G703 UIT-T. "DeIinicion de codigos". Rec. G.703 - Caracteristicas fisicas v
electricas de las interfaces digitales ferarquicas, Anexo A. 1998.
GRI84 GRINSEC. La Commutation Electronique. EYROLLES et CNET-ENST.
Paris, 1984.
Gxxx UIT-T. Recomendaciones de la Serie G Sistemas y medios de transmision,
sistemas y redes digitales.
INT80 Intel. Data Conversion, Switching, and Transmission Using the Intel
2910A/2911A Codec and 2912 Filter. Applications Note AP-64. 1980.
CONMUTACION DIGITAL
118
MOT88A Motorola. MC3419-1L. Subscriber Loop Interface Circuit (SLIC)". Data
Sheets. 1988.
MOT88B Motorola. MC14400. CODEC-FILTER PCM Mono-Circuit. Data Sheets.
1988.
MOT95A Motorola. MC33120. Subscriber Loop Interface Circuit. Data Sheets. 1995.
ebus.motorola.com/ProdCat/DesignCenter.
MOT95B Motorola. MC145500. PCM Codec-Filter Mono-Circuit. Data Sheets. 1995.
ebus.motorola.com/brdata/PDEDB/TELECOMMUNICATIONS/
VOICEANDDATACODING/MC145500.pdI
MOT00 Motorola. MS140131KT. Short Haul Loop Dual PCM Codec/Filter/SLIC
Chipset with GCI Interface. Data Sheets. 2000.
ebus.motorola.com/brdata/PDEDB/TELECOMMUNICATIONS/
VOICEANDDATACODING/MS140131KT.pdI
NAT88 National Semiconductor. TP3021. Monolithic CODEC. Data Sheets. 1988.
NAT90 National Semiconductor. Subscriber Line Card for Central Office Telephone
Switching Equipment. System BrieI SB-100. 1990.
www.national.com/ms/SB/SB-100.pdI.
NAT91 National Semiconductor. Techniques for Designing with CODEC/Filter
COMBO Circuits. Applications Note AN-370. 1991.
www.national.com/an/AN/AN-370.pdI.
NAT94A National Semiconductor. TP3040, TP3040A PCM Monolithic Filter. Data
Sheets. 1994. www.national.com/pI/TP/TP3040.html.
NAT94B National Semiconductor. TP3054, TP3057 "Enhanced" Serial Interface
CODEC/Filter COMBO Familv. Data Sheets. 1994.
www.national.com/pI/TP/TP3054.html.
NAT00 National Semiconductor. TP3094 COMBO Quad PCM Codec/Filter. Data
Sheets. 2000. www.national.com/pI/TP/TP3094.html.
PAR90 L. G. Paredes e I. L. Rosero. Concentrador Telefonico Digital. Equipo de
Prueba de Lineas de Abonado. PR. Parte I. Trabajo de Grado. Universidad
del Cauca. Jun. 1990.
Qxxx UIT-T. Recomendaciones de la Serie Q Conmutacion y sealizacion.
RUS99 Travis Russell. Telecommunications Protocols (McGraw-Hill Series on
Telecommunications). 2nd edition. McGraw-Hill. 1999.
TAU86 H. Taub, D.L. Schilling. Principles of Communication Svstems. 2nd. Edition.
McGraw-Hill Higher Education. 1986.

CX Digital

Transféré par

Informations du document

Titre original

Copyright

Formats disponibles

Partager ce document

Partager ou intégrer le document

Options de partage

Avez-vous trouvé ce document utile ?

Ce contenu est-il inapproprié ?

Droits d'auteur :

Formats disponibles

CX Digital

Transféré par

Droits d'auteur :

Formats disponibles

8QLYHUVLGDGGHO&DXFD

Bits 1-2: Campo de control. Designan el tipo de programacion a realizar.

Vous aimerez peut-être aussi