Apostila Eletrônica Digital King II Ultimate

Multivibradores Astveis
Multivibradores Monoestveis
Latchs e Flip-Flops
Contadores Sncronos
Contadores Assncronos
Contadores Bidirecionais
Registradores de deslocamento
Memria ROM
Memria RAM
Conversores D/A e A/D

M a r c o s P a u l o T o r r e s &
V i t r i o G i s O l i v e i r a G o m e s

M a r i a n a , M i n a s G e r a i s
/ | / 2 0 1 0 / | /

Eletrnica Digital King O nico 5 estrelas
____________________________________________________________
Eletrnica Digital 2 Marcos Paulo Torres & Vitrio Gis O. Gomes

Multivibradores Monoestveis (MVM)
Desejo que funcione s por 12 segundos e depois desligue!. Os
multivibradores monoestveis tem funo como na frase acima. Multivibradores
monoestveis so por definio circuitos geradores de pulsos. Por suas caractersticas,
se dividem em dois grupos:

No-Regatilhveis, ou seja, enquanto um pulso se encontra ativo, no
possvel iniciar outro pulso.

Regatilhveis, ou seja, enquanto um pulso se encontra ativo, possvel
iniciar outro pulso, ampliando o valor do tempo de funcionamento

O dimensionamento para o valor do tempo do pulso dado pelas formulas a
seguir de acordo com o uso do multivibrador monoestvel:

TIMER 555: TTL 74121: TTL 74123:
T = 1,1 x R x C T = 0.7 x R1 x C1 T = 0,28 x R1 x C1 x + 1
R = + 0,7

12 segundos
12 segundos 8 segundos
12 segundos
____________________________________________________________

Exemplo0) Dimensione um timer 555 para gerar um pulso de 25 segundos. Use
C = 100F.
Porm, o que vem a ser, C, C1, C2, R, R1, R2?
A letra C corresponde ao CAPACITOR cujo desenho

A letra R corresponde a RESISTNCIA cujo desenho

Ocorre a existncia de R1 e R2 ou C1 e C2 nos circuitos com multivibradores
astveis, pois h existncia de mais de uma resistncia assim como a existncia de
mais de um capacitor. Vejamos os desenhos dos circuitos monoestveis:

Unidade: F (Faraday)
Unidade: O(Ohm)

Exemplo de capacitor
Exemplo de resistncia
____________________________________________________________

____IMPORTANTE______________________________________________________________
Caso voc desconhea, a tabela abaixo mostra os principais conectivos que sero
constantemente usados para auxiliar nos valores de resistncia e capacitores, assim como o
valor do tempo.

Exemplos:

Resistncias de 75KO, 47KO, 1,2MO;

Capacitores de 100qF, 100F, 220F;

____________________________________________________________

Voltemos ao exerccio: Dimensione um timer 555 para gerar um pulso de 25
segundos. Use C = 100F.

Vamos observar a montagem desse circuito. Para isso vamos precisar, alm dos
componentes acima mencionados, uma matriz de contato e uma fonte de
alimentao.
A frmula do TIMER 555 T = 1,1 x R x C
Vem que T = 25s e C = 100 ou seja, 100 x 10
-6

Colocando todos os dados na frmula, camos em
uma equao do 1 grau em funo do valor de R,
ou seja, da resistncia
25 = 1,1 x R x 100 x 10
-6

= R

= R

= R donde R = 227272,2 O
Arredondando, considera-se R = 227KO.
Agora, com os valores, substitumos no circuito e
est concludo o dimensionamento do nosso
multivibrador monoestvel.
*Para se obter maior estabilidade, utiliza-se no
pino 5 (ajuste), um capacitor de 10qF
(como todos os termos esto sendo multiplicados
no lado direito da equao, podemos ento passar
estes para o lado esquerdo, dividindo)
(note que no denominador da frao temos o
valor 10
-6
. Ao passar este valor para o numerador,
ele tem o seu sinal invertido, ou seja, 10
+6
)
(Resolvendo o numerador e o denominador,
chegamos seguinte frao)

Circuito genrico:

Nosso dimensionamento:

5v
227KO
100F
10qF
____________________________________________________________

De posse dos componentes e do esquema do circuito, possvel montar o
circuito em uma matriz de contato para verificar a funcionalidade do mesmo.

O resultado foi alcanado com uma impreciso de 1,2s devido aproximao
dos valores de resistncia e da impreciso do valor de capacitncia.
____________________________________________________________

Para afixar os conhecimentos, faa o exerccio proposto abaixo:
1) Para a garagem de um prdio, precisa-se de uma sirene que toque, quando o
porto for aberto, por cerca de 10s. Dimensione um multivibrador para esta
situao.
____________________________________________________________

Multivibradores Astveis (MVA)

O que um multivibrador astvel? Um oscilador digital ou gerador de uma
onda quadrada. Um pisca-pisca a exemplo.
Como se dimensiona um multivibrador? Atravs dos clculos a seguir.
1) Para que seja possvel trabalhar com as frmulas do multivibrador so
necessrios os seguintes passos:
O sinal de funcionamento do multivibrador dado em Hz (Hertz). Porm
necessitamos do perodo, ou seja:

O perodo representa um ciclo no sinal do multivibrador, ou seja, uma parte
onde fica possvel a visualizao do formato do meu sinal. Para encontrar o perodo a
partir da freqncia usamos a seguinte frmula:

Onde o perodo T igual a 1 dividido pela freqncia. Ou seja, o perodo ser o
inverso da freqncia.
OBS IMPORTANTES: Perodo (T) dado na unidade segundo (s)
Para afixar esta frmula veja o exemplo e faa o exerccio a seguir:
____________________________________________________________

Exemplo1: Dada o sinal de 1,5 kHz, encontre o valor do perodo:
Sabendo que T= vem que T =
Como K = 10
3
(Vide tabela acima), ao passar para o numerador da
frao, seu sinal invertido.
Ou seja: T = , porem, 10
-3
igual a 1m (mili). T = .
Finalizando, igual a dizima 0,66...; lembrado do conector,
T = 0,66... m segundos.
_________________________________________________________________________________
2) Encontre os valores, em segundos, dos perodos a seguir:
A) 1Hz; E) 952Hz;
B) 220Hz; F) 1kHz;
C) 100Hz; G) 1,5kHz;
D) 265MHz; H) 100kHz;

Como este meu sinal possui dois estados como no exemplo, daremos nomes para cada
um deles:

____________________________________________________________

Respectivamente t1 e t2. Podemos dizer ento que o perodo tambm igual a:

Tendo-se o valor do perodo, pode se encontrar o valor de t1 e t2. Observe:
Exemplo2: (SUPONHA O VALOR DO PERODO IGUAL H 2 SEGUNDOS)
Se t1 for igual a t2 vem:
T = t1 + t2 donde
T = t2 + t2, pois t1 igual a t2.
Supondo o valor do perodo igual h 2 segundos vem
2 = t2 + t2. Somando t2 + t2 vem
2 = 2t2 donde camos em uma equao do primeiro grau.
2 = 2t2 donde t2 = donde t2 = 1 s. Como t1 = t2 vem que
t1 = t2 = 1 segundo.
e se t1 fosse 4 vezes o valor de t2? ou seja:

____________________________________________________________

t1 = 4t2. A forma mais fcil substituir na frmula:
Sabemos que T = t1 + t2 porm t1 igual a 4t2
Substituindo vem: T = 4t2 + t2 donde T = 5t2
Supondo o valor do perodo 2m (mili) segundos vem:
2m = 5t2 donde t2 = e t2 = 0,4m segundos
Encontramos o valor de t2, mais e o valor de t1?
t1 no igual a 4t2? Substituindo vem:
0,4m 4 que igual a 1,6m segundos
Assim, encontramos respectivamente o valor de t1 e t2
Donde t1 = 1,6m s.
t2 = 0,4m s.
3) Demonstre os valores de t1 e t2 de acordo com o tempo de cada perodo e a
condio:
A) T=10s e t1 = t2; D) T = 20s e t1 = 19t2
B) T = 8s e t1 = 3t2; E) T = 2/3s e t1 = 4t2;
C) T = 7s e t1 = 13t2; F) T = 8/15s e t1 = 6t2;

4) Demonstre os valores de t1 e t2 de acordo com a freqncia de cada sinal e a
condio:
A) F = 1Hz e t1 = t2; D) F = 100KHz e t1 = 24t2
B) F = 1KHz e t1 = 3t2; E) F = 2/3Hz e t1 = 4t2;

C) F = 1MHz e t1 = 19t2; F) F = 8/15Hz e t1 = 6t2;

____________________________________________________________

2) As frmulas dos multivibradores que vamos trabalhar sero:

TIMER 555: TIMER 555: TTL 74121:
Com t1 t2 Com t1 = t2, logo R1 = R2
t1 = 0.693 * (R1 +R2) * C t1 = 0.693 * R1 * C t1 = 0.69 * R1 * C1
t2 = 0.693 * R2 * C t2 = 0.693 * R2 * C t2 = 0.69 * R2 * C2
TTL 74123:
t1 = 0.28 * R1 * C1 * (1 + 0.7 / R1) ou R1 = (t1 / 0.28 * C1) + 0.7
t2 = 0.28 * R2 * C2 * (1 + 0.7 / R2) ou R2 = (t2 / 0.28 * C2) + 0.7
A seguir, temos o circuito genrico dos principais Multivibradores:

Quando se tem t1 = t2,
utiliza-se o circuito ao
lado.
____________________________________________________________

ATENO: Observe que existem dois circuitos para o TIMER 555. Um para
t1=t2 e outra para t1 t2. Assim, as frmulas sero diferentes.
Vamos agora juntar os conceitos vistos acima para dimensionar um
multivibrador.
Quando se tem t1 = t2,
utiliza-se o circuito ao
lado.
____________________________________________________________

Exemplo3) Encontre os valores de R1 e R2 com T1 = 4T2, f = 1,5 kHz, C = 100 F. Utilize
o Timer 555.
Vamos passo a passo:
T = donde T = , passando o conector para o numerador vem: T =
Donde T = que igual a 0,67m s arredondando para duas casas aps a virgula.
Como t1 = 4t2, substituindo vem:
T = t1 + t2 donde T = 4t2 + t2 donde T = 5t2
Como encontramos o valor do perodo igual a 0,67ms vem:
0,67m = 5t2 donde t2 igual a 0,134ms.
Como t1 igual a 4t2 vem:
0,134 X 4 igual a 0,536ms encontrando ento os valores de t1 e t2 donde
t1 = 0,536ms
t2 = 0,134ms
Observando as formulas do 555 com t1 t2 j que t1 = 4t2, vem:
t1 = 0.693 * (R1 +R2) * C ESTA OBSERVAO SERVE APENAS PARA
t2 = 0.693 * R2 * C O 555 COM t1 t2
Observe que em t1 existem 4 incgnitas e em t2
apenas 3. Nos conhecemos (na primeira frmula) o
valor de t1 e o de C, ou seja, 2 incgnitas porm,
necessitaramos de mais uma para resolvermos como
uma equao do 1 grau.
J na segunda frmula, onde temos 3 incgnitas,
conhecemos o valor de t2 e C, podemos ento resolver
como uma equao do 1 grau. Aps encontrarmos o
valor de R2, substitumos na 1 frmula.
____________________________________________________________

Vejamos ento: Resolveremos a segunda frmula e depois a primeira.

t2 = 0.693 X R2 X C substituindo vem :

0,134ms = 0.693 X R2 X 100 como estamos em uma multiplicao,
podemos dividir os dois lado da equao
pelos valores que esto multiplicando R2.

= dividindo vem:
= vem: R2 =
Resolvendo:
R2 = donde R2 = passando o 10
-7
para
o numerador vem:
R2 = resolvendo vem:
R2 = 1933,6 O arredondando R2 = 1,9KO
Agora, substituindo o valor de R2 na 1 equao vem:
t2 = 0.693 X (R1+R2) X C donde 0,536 = 0.693 X (R1+1,9K) X 100
Dividindo os dois lados da equao pelos valores que esto multiplicando R2 vem:
= vem R1 + 1,9K =
R1+1,9K = donde R2 =
R1+ 1,9K = R1 = 7734,5 1,9K donde
R1 = 5834,5O arredondando R1 = 5,8KO
____________________________________________________________

Assim, est dimensionado o nosso TIMER 555 com sinal de 1,5K Hz, t1 = 4t2,
com capacitores de 100qF.
Vamos observar a montagem desse circuito. Para isso vamos precisar, alm dos
componentes acima mencionados, uma matriz de contato e uma fonte de
alimentao.

5,8KO
1,9KO
10qF
100qF
5v
comum na entrada 5
do timer 555 (entrada
para ajuste) utilizar um
capacitor de 10qF
____________________________________________________________

De posse dos componentes e do esquema do circuito, possvel montar o
circuito em uma matriz de contato para verificar a funcionalidade do mesmo.

Para afixar os conhecimentos, faa os exerccios propostos abaixo:
5) Dimensione para o Timer 555, TTL74121 e TTL74123 os circuitos:

A) R1 e R2 com T1 = T2, f = 10kHz, C = 10F (C1 = C2);
B) R1 e R2 com T1 = 4T2, f = 1,5kHz, C = 100F (C1 = C2);

6) Na garagem de um prdio, precisa-se de um sinal para piscar uma luz quando o
porto estiver se movendo. Proponha o dimensionamento de um multivibrador
para esta lmpada.

7) Em um projeto de contador, necessrio um sinal de 15K Hz para o seu
funcionamento. Faa o dimensionamento para um multivibrador que utilize os
menores valores de resistncias. Utilize capacitores de 100F.
____________________________________________________________

Latchs e Flip-Flops (FF)
Latchs e Flip-Flops so circuitos biestveis, ou seja, que apresentam em sua
(suas) sadas dois possveis estados (0 ou 1). Estes circuitos so extremamente
importantes, pois representam a unidade elementar de memria e so base para a
construo dos principais circuitos que sero estudados em seguida.
Latchs
Latch-RS (Reset-Set) utilizando portas NOr.

A princpio, vamos entender o circuito acima. Os latchs e FF so circuitos com
uma ou duas entradas e que possuem uma sada principal (Q) e outra que representa o
seu complemento. Tm como base a realimentao, ou seja, uma porta lgica recebe,
na entrada, a sada de outra. Cada porta lgica possui um valor de saturao (|cc).
Quanto maior o valor do |cc (L-se Beta-C-C), mais rapidamente funcionar a porta
lgica, drenando para si toda a corrente. A esse fenmeno se d o nome de Condio
Inicial do Latch ou FF, ou seja, ao se alimentar o circuito, uma das sadas j apresentar
nvel alto. Como no pode se medir sempre estes valores, eles so supostos.

Porm, como o circuito acima tem a capacidade de armazenar um bit? Vamos
rever a tabela de operao das portas utilizadas nos latchs e FF em que estudaremos.

Suponhamos que a porta
lgica de baixo possua um
valor maior de saturao
(|cc). Como a sua sada
Q, Q receber 1
1
0
____________________________________________________________

Porta NOr
A B S
0 0 1
0 1 0
1 0 0
1 1 0

Porta NAnd

A B S
0 0 1
0 1 1
1 0 1
1 1 0

Para entendermos, vamos colocar sinais lgicos nas entradas R e S a fim de observar o
que acontece com as sadas. Suponha a condio inicial 1 e 0.

R S
0 0

Temos ento:

Observe que se tivermos o valor
1 em qualquer uma das
entradas, a sada recebe o valor
0. Ento 1 determinante
A
B
S
0
0
1
0
Condio inicial
suposta

Observe que se tivermos o valor
0 em qualquer uma das
entradas, a sada recebe o valor
1. Ento 0 determinante
A
B
S

____________________________________________________________

Vamos fazer passo a passo. Vamos chamar a porta NOr de cima de 1 e a de
baixo de 2.

Na entrada da porta 1 temos:

0 + 0 donde temos a sada Q = 1

Na entrada da porta 2 temos


1
2
0
Para saber qual das
portas analisar
primeiro, d prioridade
para a porta que
possuir o valor
determinante em uma
das suas entradas. Caso
o valor de ambas as
entradas sejam 0, d
prioridade porta que
possuir na sua
realimentao o valor
determinante.
0
0
1
0
0
1
1
0
0
1
0
0
1
0
0
0
1
____________________________________________________________

Observe que valor das sadas, que consideramos como condio inicial
Q = 1 e Q = 0 no mudaram ou seja, temos por definio que quando se aplica s
entradas de um latch ou FF os valore 0 e 0, o valor das sadas no mudam.
Seguindo o mesmo raciocnio demonstrado acima, observamos que:

Aplicando agora s entradas o valor R = 1 e S = 0, dando prioridade a
porta 1 pois esta possui na sua entrada o valor determinante temos:

Na entrada da porta 1:


Observe que, com o valor de Q = 0 o valor da condio inicial, que era 1
recebe agora o valor do resultado acima.

0
0
0
1
1
0
0
1
1
1
0
0
0
0
0
0
0
0
1
0
____________________________________________________________



Observe que valor das sadas, que consideramos como condio inicial Q = 1 e
Q = 0, com o valor das entradas R = 1 e S = 0, adquiriram agora valor Q = 0 e Q = 1.
Prosseguindo temos:

Aplicando agora s entradas o valor R = 0 e S = 1, dando prioridade a
porta 2 pois esta possui na sua entrada o valor determinante temos:



Observe que, como o valor de Q era igual a 0, com o valor aplicado acima, o
valor de Q no mudou. Porm, independente da condio inicial, com a aplicao do
valor 1 na entrada S do latch com portas NOr, o valor de Q sempre ser igual a 0

1
0
0
1
1
0
0
1
0
1
1
0
0
x
x
0
0
x
0
x
____________________________________________________________

Para a sada Q temos 1 e x de forma que a sada ser 0 e em cima, temos
0 e 0 de forma que a sada ser 1.





Aplicando agora s entradas o valor R = 1 e S = 1, no h necessidade de
determinar qual por ter prioridade, pois ambas recebe o valor 1 a sua entrada.





Observe que ambas as entradas possuem o mesmo valor, porm, Latchs e FF
so circuitos que possuem duas sadas no qual uma representa o complemento da
outra. Desta forma, Quando R = S = 1, o estado de sada e chamado de
impossibilidade lgica (Estado Proibido), pois Q = Q = 0.

1
1
1
0
0
1
0
0
1
1
____________________________________________________________

Agora que todos os valore possiveis j forma aplicados a entrada deste Latch,
podemos definir a sua tabela de operao.
Tabela de operao
R S Q Q
0 0 No mudam
0 1 1 0
1 0 0 1
1 1 Imp. Lgica

Latch-RS (Reset-Set) utilizando portas NAnd.

Tabela de operao

Observe que, diferente do Latch usando portas NOr, o Latch usando portas
NAnd tem sua funo de memria quando aplicado a sua entrada os valores R = 1
e S = 1.

R S Q Q
0 0 Imp. Lgica
0 1 1 0
1 0 0 1
1 1 No mudam
____________________________________________________________

Latch-SR (Set-Reset) utilizando portas NOr.

Tabela de operao

Observe que, diferente dos outros Latchs, o Latch acima apresentado tem o
nome de SR e no RS. Isso se deve ao seguinte fator:
Operao de Set que significa alterar a sada Q para o valor 1.
Operao de Reset significa alterar a sada Q para o valor 0.
A entrada que, quando em 1 leva a sada principal (Q) 1 chamada de
Set. Analogamente a entrada que leva a sada Q para o valor 0 chamada de Reset.

Latch-SR (Set-Reset) utilizando portas NAnd.

S R Q Q
0 0 Imp. Lgica
0 1 0 1
1 0 1 0
1 1 No mudam
____________________________________________________________

Tabela de operao

Flip-Flops (FF)

Flip-Flops so circuitos biestveis, ou seja, que apresentam em sua (suas)
sadas dois possveis estados (0 ou 1). Porm, qual a diferena entre um Latch e
um Flip-Flop? Simples: o sincronismo entre os valores das entradas.
Diferente do Flip-Flop, em um Latch, as sadas poderiam admitir estados sem
que as entradas recebessem seus devidos valores. Nos Flip-Flops, um sinal de Clock
aplicado ao circuito de forma com que o Flip-Flop apresente sua atualizao apenas
em um determinado estado do sinal de Clock.

O Clock representa um sinal gerado por um oscilador (multivibrador astvel,
um cristal, ressonador entre outros), de forma quadrada, no qual oscila entre tenses
que so admitidas pelos circuitos digitais como 0 e 1.
No sinal de clock observa-se as segunites possibilidades de funcionamento:

Baixo Ativo : Quando o sinal de Clock se encontra em 0
Alto Ativo : Quando o sinal de Clock se encontra em 1
Flanco Positivo : Quando o sinal de Clock transita de 0 para 1
Flanco Negativo : Quando o sinal de Clock transita de 1 para 0

S R Q Q
0 0 No mudam
0 1 0 1
1 0 1 0
1 1 Imp. Lgica
____________________________________________________________

Flip-Flop RS com portas NAnd

Este Flip-Flop, alm de possuir as entradas j conhecidas do Latch RS Set e
Reset, possui a terceira entrada Clock que ir determinar o instante exato no qual
haver a atualizao das entradas.

Vejamos em seguida a tabela de operao deste Flip-Flop:
Alto Ativo Baixo Ativo
____________________________________________________________

Tabela de operao

Flip-Flop JK (J Set, K - Reset)

Um aperfeioamento do FF-RS, o FF-JK possui uma segunda realimentao de
forma que, quando J = K = 1, ocorre o complemento entre as sadas, ou seja, passam
de 0 para 1 e vice-versa. Essas complementaes sucessivas criam uma oscilao
mantendo o circuito instvel.

R S Clock Q Q
0 0 0 No mudam
0 1 0 No mudam
1 0 0 No mudam
1 1 0 No mudam
0 0 1 No mudam
0 1 1 1 0
1 0 1 0 1
1 1 1 Proibido
____________________________________________________________

Tabela de operao

Flip-Flop JK Master-Slave (Mestre-Escravo)

O FF-JK Master-Slave representa a unio de dois FF-JK posicionados em cascata,
de forma com que o segundo recebe o sinal de Clock invertido e em suas entradas, as
sadas do primeiro FF. Desta forma, foi solucionada a oscilao que o FF-JK
apresentava em suas sadas quando J = K = 1.
No FF-JK Master-Slave, quando J = K = 1 tm-se:

Quando Clock = 1, o FF Master encontra-se habilitado, ento as suas
sadas se encontram em oscilao. De forma anloga, o FF Slave encontra-se
desabilitado, sem que haja modificao nas sadas do circuito.
Quando Clock = 0, o FF Slave encontra-se habilitado e, de forma anloga, o
FF Master encontra-se desabilitado. Como as sadas do FF Master no se alteram, o FF
Slave emite sua sada invertendo o valor da entrada.

J K Clock Q Q
0 0 0 No mudam
0 1 0 No mudam
1 0 0 No mudam
1 1 0 No mudam
0 0 1 No mudam
0 1 1 0 1
1 0 1 1 0
1 1 1 oscilao
____________________________________________________________

Tabela de operao

Flip-Flop JK Master-Slave com Clear e Preset

O Flip-Flop JK Master-Slave pode ser melhorado com a introduo no circuito
de duas entradas assncronas chamadas Clear e Preset. Essas entradas atuam
diretamente sobre as sadas de forma que a atuao no depende do sinal do Clock ou
das entradas J e K.

J K Clock Q Q
0 0 0 No mudam
0 1 0 No mudam
1 0 0 No mudam
1 1 0 No mudam
0 0 1 No mudam
0 1 1 0 1
1 0 1 1 0
1 1 1 Inverso
____________________________________________________________

Tabela de operao

As entradas e Clear e Preset no podem ser acionadas ao mesmo tempo, caso
contrario, surge um novo estado de erro nas sadas.

Simbologia
De modo a auxiliar no desenho dos Latchs e Flip-Flops em circuitos que
utilizam ou tem como base esses circuitos, utilizada uma simbologia que representa
o circuito em um bloco contendo as suas entradas e as suas sadas.
Vejamos abaixo a simbologias dos Latchs e Flip-Flops estudados at o
momento:
Latch RS

J K Clear Preset Clock Q Q
X X 0 1 X 0
1
X X 1 0 X 1
0
0 0 1 1 0 No mudam
0 1 1 1 0 No mudam
1 0 1 1 0 No mudam
1 1 1 1 0 No mudam
0 0 1 1 1 No mudam
0 1 1 1 1 0 1
1 0 1 1 1 1 0
1 1 1 1 1 Inverso
____________________________________________________________

Flip-Flop RS

Este tringulo ao centro do Flip-Flop representa que o seu funcionamento
ocorre no flanco do sinal de Clock. Como visto anteriormente, o flanco ocorre na
transio de nveis lgicos estveis e chamado de positivo quando ocorre da
transio do nvel lgico 0 para 1 e negativo quando ocorre do nvel lgico 1 para
0.

Para representar na simbologia a diferena entre o flanco positivo adotado:

Flip-Flop JK

____________________________________________________________

Flip-Flop com as entradas assncronas Clear e Preset.

Flip-Flop D e T

Os Flip-Flops dos tipos D e T consistem de uma variao do Flip-Flop JK Master-
Slave, que consistem respectivamente:

Flip-Flop T

Representa a unio das entradas J e K de forma que J = K.

Tabela de operao

T Q
0 No muda
1 Inverso
____________________________________________________________

Flip-Flop D
Representa a unio das entradas de forma que a se ter J K com uma inversora
entra as entradas.

Tabela de operao

Atravs da tabela de operao deste Flip-Flop, possvel observar que este
funciona como um registrador, de forma a apresentar na sada principal o mesmo valor
da entrada D.
D Q
0 0
1 1
____________________________________________________________

Contadores
O que um contador? um circuito dedicado a contagem de bits. Entre as
contagens dos contadores, podemos dividir em dois tipos:
1. Contagens seqenciais crescentes e decrescentes
Ou seja: 1, 2, 3, 4 ou 6, 5, 4, 3, 2, 1.
2. Contagens aleatrias
Ou seja: 5, 6, 9, 11, 1, 2, 0.
O circuito de um contador consiste na unio de Flip-Flops. como, a exemplo,
FF-JK, FF-T e FF-D. vamos relembr-los, usando agora a simbologia (circuitos em bloco),
cujos desenhos so:

Porm, revisando, vamos entender passo a passo o que so todos os alegricos
desses Flip-Flops.

J, K, D e T so as ENTRADAS dos meus Flip-Flops.
____________________________________________________________

Q e Q so as sadas dos meus Flip-Flops.

Este grande tringulo representa que o funcionamento do Flip-Flop se d
atravs da passagem, no sinal do clock, do estado 1 para 0 (nvel lgico alto para o
nvel lgico baixo) ou o contrario, de 0 para 1 (nvel lgico baixo para o nvel lgico
alto), a esta transio se d o nome de acionamento pelo flanco. Quando a passagem
se d de 0 para 1, recebe o nome de acionamento pelo flanco positivo ou .
Quando a passagem se d de 1 para 0, recebe o nome de acionamento pelo flanco
negativo ou .

Observe a diferena no acionamento. Nestas setas, haveria o funcionamento
do FF.

____________________________________________________________

Para a simbologia no circuito, ao flanco negativo adota-se na frente do flanco a
inversora e se o flanco for positivo, o fio do sinal de Clock ligado diretamente no
flanco

Exemplo de flanco negativo Exemplo de flanco positivo

CLR (Clear) e PR (Preset) so entradas que, quando acionadas,
assincronamente, fazem com que a sada Q assuma os respectivos valores:
Preset : Q = 1;
Clear : Q = 0;
Para representar se o Clear ou o Preset forem baixo ativos ( ou a
representao Clr Pr) recebem a inversora em suas entradas, como nas imagens acima.
Para a desativao do Preset ou do Clear, segue-se a seguinte lgica:
Baixo ativo: Funciona com 0. Para se desativar, este recebe 1
Alto ativo: Funciona com 1. Para se desativar, este recebe 0

____________________________________________________________

Contagens

A quantidade de nmeros que um contador conta dada pela frmula:

Onde n igual quantidade de Flip-Flops
Exemplo4)

Trs Flip-Flops contaram 2
3
, que igual a oito nmeros.
Porm, quais sero estes nmeros? Lembre-se que a contagem comea do 0,
ento 3 Flip-Flops contaram 8 nmeros cuja seqncia de 0 a 7.
Quantos FF sero necessrios para a minha contagem? Segue-se o principio:
Qual o maior numero da minha contagem?

Exemplo5)
Contagem (1, 2, 3, 4, 5, 6, 7, 8)

Maior nmero = 8 donde 8 em binrio igual a (1000)
2
.

Quantos nmeros possuem (1000)
2
? 4 assim, 4 Flip-Flops
Porm 4 Flip-Flops contaram de 0 at 15, devendo ento, eliminarmos alguns
nmeros desta contagem (no caso, os nmero 0, 9, 10, 11, 12, 13, 14, 15) como
veremos no prximo assunto. Para afixar este tpico, faa os exerccios:

8) Quantos nmeros contaram estes contadores e quais sero estes sabendo que
possuem:
A)3 FF
B)4 FF
C)5 FF
9) Quantos FF sero necessrios para fazer as contagens a seguir? Indique os
nmeros que ficaram fora da contagem
A) 1-2-3-4-5-6
B) 8-7-6-5-4
C) 4-9-5-8-13-2-6
____________________________________________________________

Vejamos agora os tipos de contadores. Dividem-se em dois grupos:

Assncrono (em sumo: Entradas recebem nvel alto e clock no primeiro FF)
- Contagens seqenciais
- Todas as minhas entradas recebem nvel lgico alto
- O resultado da minha contagem ser visto nas sadas Qs
- O sinal de Clock aplicado ao primeiro FF
- O sinal de clock dos prximos FF ser determinado pela tabela:

Sncrono (em sumo: Entradas definidas nos mapas e clock aplicado a TODOS os FF)
- Contagens seqencias e aleatrias
- O meu sinal de Clock aplicado a TODOS os FF
- As minhas entradas sero encontradas a partir dos mapas de Karnaugh a partir
dos valores encontrados na tabela de transio

Contador assncrono

Este o tipo de contador destinado apenas para contagens seqenciais. Para
facilitar, vamos ver em partes cada etapa de montagem de um contador assncrono.

Observe as trs caractersticas abaixo:

____________________________________________________________

Para demonstramos estas caractersticas, vamos ao circuito exemplo abaixo:
Exemplo6) Contador assncrono de 0 a 3 (2 FF), , FF-T, Clr e Pr.

- O sinal de clock dos prximos FF ser determinado pela tabela.
No exemplo, foi citado que , ou seja, o flanco negativo. Como a nossa
contagem 0 1 2 3, uma contagem crescente, analisando a tabela
vem:

____________________________________________________________

Reincio

Exemplo7) Construa um contador assncrono de contagem 1 a 5. , FF-T, Clr e Pr

O maior nmero da minha contagem o cinco donde 5 = (101)
2
em binrio.
(101)
2
tm 3 nmeros, ento sero necessrios trs FF.
Porem, trs FF faro a contagem de 0 a 7.
Necessito ento de eliminar os nmeros 0-6-7.
Como? Observe a seguinte tabela verdade:

Nmero em decimal Q2 Q1 Q0 Contagem Reincio
0 0 0 0 0 1
1 0 0 1 1 0
2 0 1 0 1 0
3 0 1 1 1 0
4 1 0 0 1 0
5 1 0 1 1 0
6 1 1 0 0 1
7 1 1 1 0 1

Aps a construo da tabela verdade, observe que os valores que eu no desejo
na minha coluna Contagem sero empurrados na mesma linha para a coluna Reincio.
Agora, para reunir todos os nmeros do reincio em uma expresso, deve-se
fazer o mapa de Karnaugh da coluna Reincio.

Donde
Reincio = Q2.Q1.Q0 + Q2.Q1

____________________________________________________________

Aps encontrar a expresso do reincio em Karnaugh, vamos ao circuito
exemplo

Vamos entender o que representa a fiao vermelha no acima.
Os contadores assncronos fazem uma contagem fechada de nmeros (2 FF, 4
nmeros, 3 FF, 8 nmeros), e cabe ao circuito de reincio remover os nmeros que no
desejamos em nossa contagem.
Recapitulando: ao montar a coluna Reincio na minha tabela verdade,
empurrei para l os nmeros que eu no desejava na minha contagem. Para reuni-
los em uma nica expresso, foi feito o Mapa de Karnaugh da coluna Reincio.
Observando a tabela abaixo, veja que ao invs de passar para o nmero 6, do
nmero 5, ele volta para o nmero 1 (em verde). O nmero 1 o primeiro nmero da
minha contagem.

____________________________________________________________

Observe o nmero no qual desejo voltar minha contagem, o nmero 1. Para o
nmero 1, tm-se:

Q2 Q1 Q0
Q2 = 0
Q1 = 0
Q0 = 1

Voc se lembra do Clear (Clr) e do Preset (Pr)?

Quando o meu Clear for ativado a minha sada Q recebe o valor 0.
Quando o meu Preset for ativado a minha sada Q recebe o valor 1.
Ou seja, como nas minhas sadas:

Q2 o valor desejado 0 deve-se acionar o CLEAR
Q1 o valor desejado 0 deve-se acionar o CLEAR
Q0 o valor desejado 1 deve-se acionar o PRESET

____________________________________________________________

Concluindo, como eu desejo o nmero 1, o Preset do primeiro FF, o Clear do
segundo e do terceiro FF devem ser ligados juntos como na figura acima, pela fiao
vermelha.
Voltando novamente ao circuito, veja:

Neste circuito esto reunidos os
nmeros que no desejamos na
nossa contagem, ou seja, os
nmeros 0, 6, 7.
Quando tivermos os nmeros 0, 6, 7 e este
circuito for acionado, essa fiao vermelha
far o acionamento do Preset do primeiro
FF e o Clear do segundo e terceiro FFs,
imprimindo o valor abaixo no contador:
Ou seja, o primeiro nmero da contagem, o nmero 1
____________________________________________________________

Contador Sncrono
Vamos rever os tpicos importantes para a construo deste circuito:
- Contagens seqencias e aleatrias
- O meu sinal de Clock aplicado a TODOS os FF
- As minhas entradas sero encontradas a partir dos mapas de Karnaugh a partir
dos valores encontrados na tabela de transio
Exemplo8) Contador sncrono, FF-T, , Clr e PR.

Exemplo9) Dado 6, 4, 3, 0, 5, crie um contador para esta contagem que utilize FF-
JK, , Clr e PR.
Para que possamos construir um contador sncrono, necessrio conhecer a
tabela de transio de cada um dos FFs.
.
FF-D FF-JK FF-T
____________________________________________________________

Vamos entender cada uma dela no exemplo dado acima:

Qual o maior nmero da minha contagem? 6 que em binrio (110)
2
Necessitamos ento de trs FFs.
Agora, construindo a minha tabela, eu coloco os nmeros na ordem da
contagem:

Nmeros em
decimal
Q2 Q1 Q0 J0 K0 J1 K1 J2 K2
6 1 1 0
4 1 0 0
3 0 1 1
0 0 0 0
5 1 0 1

Porm, o que vem a ser J0, K0, J1, K1 entre outros? Para me localizar no circuito
as minhas entradas vo receber ndices como no exemplo a seguir:

Vamos agora entender a construo da tabela de um contador sncrono:
____________________________________________________________

Nmeros em
decimal
Q2 Q1 Q0 J0 K0 J1 K1 J2 K2
6 1 1 0 0 X
4 1 0 0 1 X
3 0 1 1 X 1
0 0 0 0 1 X
5 1 0 1 X 1

Assim, vou preencher da mesma forma J1 e K1 observando Q1 e J2 e K2 observando
Q2. Observe que no caso do FF-T e FF-D, como s possuem uma entrada, diferente do
FF-JK, a tabela ficar menor.
Sobre a construo da tabela, independente to tipo de FF usado, observe que
esta abre como um livro

Nmeros em
decimal
Q2 Q1 Q0 T0 T1 T2
6 1 1 0 0 1 0
4 1 0 0 1 1 1
3 0 1 1 1 1 0
0 0 0 0 1 0 1
5 1 0 1 1 1 0

Observe a coluna Q0. Comeando do nmero 6
(est circulado). De 0 para a linha de baixo, 0, J
recebe 0 e K recebe X. De 0 para 1 J recebe 1 e K
recebe X. De 1 para 0 J recebe X e K recebe 1. De 0
para 1, J recebe 1 e K recebe X. E da ultima linha
com o zero pelo qual comeamos, de 1 para 0, J
recebe X e K recebe 1.
____________________________________________________________

Aps Encontrar cada uma das entradas, deve-se fazer o mapa de Karnaugh de cada
uma delas e lig-las nas entradas
Exemplo9)
Observando a tabela que construmos (a J0), vamos fazer o seu mapa de
Karnaugh:

Desta forma, na entrada J0 no meu contador sncrono, est receber Q1

____________________________________________________________

No caso, importante lembrar que no contador sncrono tambm importante o
circuito de reincio, pois, em caso de interferncia externa, o circuito volte para a
contagem.
Nmero em decimal Q2 Q1 Q0 Contagem Reincio
0 0 0 0 1 0
1 0 0 1 0 1
2 0 1 0 0 1
3 0 1 1 1 0
4 1 0 0 1 0
5 1 0 1 1 0
6 1 1 0 1 0
7 1 1 1 0 1

Concluindo:
Nmeros em
decimal
Q2 Q1 Q0 J0 K0 J1 K1 J2 K2
6 1 1 0 0 X X 1 X 0
4 1 0 0 1 X 1 X X 1
3 0 1 1 X 1 X 1 0 X
0 0 0 0 1 X 0 X 1 X
5 1 0 1 X 1 1 X X 0

J0 como vimos no mapa de Karnaugh acima, igual a Q1.
Observe K0. Considerando os Xs como 1, teremos toda a coluna com valor 1,
donde K0 = 1. Observe tambm que isso se repete em K1.
Nos demais, h a necessidade de se encontrar as expresses nos mapas de
Karnaugh, como no J0, J1, J2 e K2.

____________________________________________________________

Observe nos mapas que os valores 1, 2 e 7, que esto fora da minha contagem,
receberam X nos mapas, pois no vo interferir ou acrescentar nada a contagem.

Q0
Q1
Q1

____________________________________________________________

J0 = Q1 K0 = 1
J1 = Q0 K1 = 1
J2 = Q1 K2 =
E, voltando tabela reincio, vamos fazer o mapa de Karnaugh para encontrar a
expresso de reincio, caso haja alguma interferncia externa. Observe que no
possivel fazer nenhum agrupamento.

Como a contagem no contador sncrono no necessita do circuito de renicio
para a sua contagem, ele pode ser aplicado a qualquer numero da sequncia, a
exemplo o 4 (100).
Q1.Q0
Q2.Q1.Q0
Q2.Q1.Q0
Q2.Q1.Q0
Reincio = Q2.Q1.Q0 + Q2.Q1.Q0 + Q2.Q1.Q0
Q1.Q0
____________________________________________________________

Observaes e comentrios sobre o circuito acima:

(MSB) a indicao para o bit mais significativo, no caso, Q2
Observe que o Preset do primeiro, segundo e o Clear do terceiro, que
no participaram do meu circuito de reincio (reincio em 4(100)), esto
recebendo 0. Como estes no sero utilizados, eles esto desativados, ou seja,
como neste circuito, Clr e Pr funcionam com 1, para desativ-los, basta colocar
o contrario, no caso 0.

____________________________________________________________

Contadores Bidirecionais

Aperfeioamento de um contador, Contadores bidirecionais so os contadores que
possuem um controle (uma chave, que permite hora uma contagem crescente, hora
decrescente, de acordo com um padro estabelecido.

Contadores bidirecionais podem obedecer a dois formatos: Assncrono ou
Sncrono.

A chave controle

Chamada de Up/Dw (Up/Down, Crescente/Decrescente), representa o
controle do circuito para contagens decrescentes ou crescentes

Ex: Up/Dw = 1 Faa uma contagem crescente
Up/Dw = 0 Faa uma contagem decrescente

Contador Bidirecional Assncrono

Lembra-se desta tabela abaixo?

Vamos a um exerccio exemplo:

Exemplo10) Construa um contador bidirecional assncrono, Mod-8, com reincio em 0.
FF-JK, Clr e Pr e . U/D = 0 decrescente.

Com reincio em 0? Mod-8?

Reincio em 0 significa que o primeiro nmero da contagem o 0. MOD
significa etapas de contagem. Se o primeiro nmero 0 e este contador conta 8
nmeros vem:

0 1 2 3 4 5 6 7
{___________________________________}
8 nmeros MOD 8
____________________________________________________________

Voltando ao exerccio, vamos entender como ser a tabela verdade de um
contador bidirecional assncrono.
Sempre em um contador assncrono, o sinal de Clock a partir do segundo Flip-
Flop era definido pela tabela

Haviam sempre duas possibilidades: Ou Q, ou Q. Na minha tabela, ento
montaremos com Q, Q e a chave de controle Up/Dw.

U/D Q Q CK
0 0 0 ?
0 0 1 ?
0 1 0 ?
0 1 1 ?
1 0 0 ?
1 0 1 ?
1 1 0 ?
1 1 1 ?

No enunciado do problema, foi dito que e UD = 0 Decrescente.
Ento, quando Up/Dw for 0, como o flanco e negativo e a contagem
decrescente:

O valor do meu Ck ser igual a Q
quando U/D = 0

____________________________________________________________

Desta forma, voltando tabela, quando U/D = 0 o meu S ser igual a Q

U/D Q Q CK
0 0 0 0
0 0 1 1
0 1 0 0
0 1 1 1
1 0 0
1 0 1
1 1 0
1 1 1

Analogamente, se U/D = 0 far uma contagem decrescente, U/D = 1 far uma
contagem crescente.

O valor do meu Ck ser igual a Q
quando U/D = 1

U/D Q Q CK
0 0 0 0
0 0 1 1
0 1 0 0
0 1 1 1
1 0 0 0
1 0 1 0
1 1 0 1
1 1 1 1
U/D = 0
O valor de Q foi
Empurrado para
a coluna S
U/D = 1
O valor de Q foi
Empurrado para
a coluna S
____________________________________________________________

Com a tabela j pronta, vamos expresso:

U/D Q Q CK
0 0 0 0
0 0 1 1
0 1 0 0
0 1 1 1
1 0 0 0
1 0 1 0
1 1 0 1
1 1 1 1

Para a construo do circuito, algumas caractersticas se igualam a do contador
assncrono, como:

Vamos ento ao circuito:

Perceba que se houvessem 3, 4 ou vrios Flip-Flops, sempre haveria um XNor
fazendo a ligao do sinal de Clock.
Consideraes: Clr+ e Pr+ Desativado (So baixo ativos ou seja, funcionam
com 0, para serem desativados recebem 1)

U/D.Q
U/D.Q
U/D.Q + U/D.Q =
U/D
(L-se > U/D XNOR Q)

Q
____________________________________________________________

Contador Bidirecional Sncrono

De forma semelhante ao contador bidirecional assncrono, no contador
bidirecional sncrono haver uma chave de controle (Up/Dw) e a sua construo ser
igual construo de um contador sncrono. Vejamos um exerccio exemplo:

Exemplo11) Construa um contador bidirecional assncrono, Mod-8, com reincio em 0.
FF-T, Clr e Pr e . U/D = 0 crescente.
Mod-8 = 8 nmero 0 a 7 e 7 a 0.
Para a construo deste contador, recomendado a construo de duas
tabelas:

Up/Dw = 0 Crescente Up/Dw = 1 Decrescente

Na primeira tabela, em que U/D = 0, os valores a serem contados so
colocados de forma crescente. Na segunda tabela em que U/D = 1, os valores a
serem contados so colocados de forma decrescente.
De posse de ambas as tabela, vamos construir a transio T0, T1 e T2.
U/D Q2 Q1 Q0 T0 T1 T2
0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1

U/D Q2 Q1 Q0 T0 T1 T2
1 1 1 1
1 1 1 0
1 1 0 1
1 1 0 0
1 1 1 1
1 1 1 0
1 1 0 1
1 1 0 0

U/D Q2 Q1 Q0 T0 T1 T2
0 0 0 0 1 0 0
0 0 0 1 1 1 0
0 0 1 0 1 0 0
0 0 1 1 1 1 1
0 1 0 0 1 0 0
0 1 0 1 1 1 0
0 1 1 0 1 0 0
0 1 1 1 1 1 1

U/D Q2 Q1 Q0 T0 T1 T2
1 1 1 1 1 0 0
1 1 1 0 1 1 0
1 1 0 1 1 0 0
1 1 0 0 1 1 1
1 0 1 1 1 0 0
1 0 1 0 1 1 0
1 0 0 1 1 0 0
1 0 0 0 1 1 1

____________________________________________________________

De posse das transies, vamos extrair as expresses:
No necessrio fazer um mapa de Karnaugh para o valor de T0 pois esse
visvel na tabela = 1.

T1 = U/D + Q0

T2 = U/D.Q1.Q0 + U/D.Q1.Q0

Com o valor das expresses, vamos a montagem do circuito:
T1
T2
____________________________________________________________

Observe que o sinal de Clock aplicado a todos os FF e que, como Clear e
Preset so baixo ativos, para desativarmos, estes recebem nvel lgico alto.
____________________________________________________________

Registradores de deslocamento
Shift-Register (SR)

Voc certamente j viu um nibus com um letreiro passando alguma informao:

Essa uma evidente aplicao do Shift-Register, a funo de deslocamento de
dados. Este circuito consiste das seguintes caractersticas:

- Sncrono, ou seja, sinal de clock aplicado a todos os Flip-Flops.
- Deslocamento: para a direita, para a esquerda e para ambos os lados.
- Para cada Bit, haver um FF.
- Flip-Flop D

Flip-Flop D? Porque, para este circuito, se utiliza Flip-Flop D? Vamos recordar o
Flip-Flop D abaixo:

Tabela de Operao

D Q
0 0
1 1

O circuito de deslocamento de dados (Shift Register ou
SR) utiliza o FF-D, pois tem a funo como a de um
vidro, ou seja, o valor que se tem na entrada do FF
igual ao valor de sada, fazendo ento, com uma
sequncia de FFs-D, o deslocamento de dados.
____________________________________________________________

Formas de entrada e sada de dados (veremos exemplificaes abaixo):

Entrada Serial Sada Serial
Paralela
Entrada Paralela Sada Serial
Paralela

Conceito de serial: Bit a Bit, um de cada vez. Observa-se apenas a ultima sada.
Conceito de paralelo: Simultneo, tudo junto. Vem-se todas as sadas
Observe o que acontece com o sinal 1 colocado na entrada do
primeiro FF:
Com o sinal de clock na transio de 0 para 1 (flanco positivo)
haver o funcionamento do FF. Com o sinal 1 (1) na entrada, ao
funcionamento do FF, este valor aparecer na sada (3). Aps uma nova
transio no sinal de clock, este valor 1 que estava em (3), ou seja, na entrada
do segundo FF, aparecer na sua sada (5). Da mesma forma isso acontecer no
terceiro FF e este valor 1 colocado na entrada do circuito sara do circuito.

____________________________________________________________

Deslocamento de Dados

Nos registradores de deslocamento, o sentido de deslocamento pode ser:

E

Observe claramente que a nica mudana ser a inverso dos FFs.

Para esses deslocamentos tambm so sucintas as seguintes nomenclaturas:

Deslocamento L R (ou seja, left Right, Esquerda dieira) ou R L.

Simplesmente L R ou R L ou To Right (para a direita).
____________________________________________________________

Entrada de dados x Sada de dados

Entrada serial e sada serial

Observe que est apenas entrado Bit a Bit e Saindo Bit a Bit

Entrada serial e sada paralela

Observe que est entrando bit a bit, porm todos esto sendo vistos at o
ultimo FF.

Entrada paralela de dados

Este pequeno circuito no Preset e no Clear
permite que, quando se deseje carregar um
valor em um FF, se habilite a entrada Load
(Load funciona com 0) e coloque o valor
desejado na Entrada , a exemplo. No FF-D2,
desejo carregar o valor 1. Habilita-se o
Load e se inseri 1 na Entrada.
Vamos observar a origem deste circuito
abaixo:
____________________________________________________________

A Tabela para esse pequeno circuito a seguinte:

Load Entrada Clr Pr
0 0
0 1
1 0
1 1

Voc se recorda:
CLR (Clear) e PR (Preset) so entradas que, quando acionadas, fazem com que
a sada Q assuma os respectivos valores:
Preset : Q = 1;
Clear : Q = 0;
Quando o meu Load estiver habilitado, ou seja, em 0, caso eu deseje
carregar o valor 0 no FF, deve-se acionar o Clr e se desejado for o valor 1, deve-se
acionar o Preset. Como o Clear e o Preset so Baixo Ativos, ou seja, funcionam com 0,
ao contrario de receberem 1 na tabela, vo receber 0 para funcionarem.

Load Entrada Clr Pr
0 0 0 1
0 1 1 0
1 0 1 1
1 1 1 1

Concluindo, obtm se, por Maxtermos, para o Clear e Preset:

Clear = Load + Entrada
Preset = Load + Entrada

Observe que a principio,
preenche-se a tabela
verdade normalmente
Load habilitado
Observe que quando o
Load estiver em 1,
o meu Clear e Preset
devem estar
desativados, ou seja,
recebendo 1.
____________________________________________________________

Entrada paralela e sada serial

Entrada paralela e sada paralela

____________________________________________________________

Considerando na montagem da tabela Load como 1 para o funcionamento do
carregamento de dados, tem-se a seguinte expresso:

Load Entrada Clr Pr
0 0 1 1
0 1 1 1
1 0 0 1
1 1 1 0

Clear = Load + Entrada
Preset = Load + Entrada ou a equao equivalente:

Clear = Load.Entrada
Preset = Load.Entrada

Cujo circuito :

Com a utilizao deste circuito o carregamento de dados mantm-se igual ao
do circuito usando OR, porm, o habilitador agora funcionar com o valor 1.
____________________________________________________________

Registrador de Deslocamento Bidirecional.

Assim como no contador bidirecional, nos registradores de deslocamento
bidirecionais, haver uma chave que far o controle que direcionar hora os dados
para a direita, hora para a esquerda. Essa chave tambm chamada de L/R
(LeftRight)
Vamos ento tabela:

Chave de
controle
Deslocamento para
a direita
Deslocamento para
a esquerda
Entrada
do FF
0 0 0 ?
0 0 1 ?
0 1 0 ?
0 1 1 ?
1 0 0 ?
1 0 1 ?
1 1 0 ?
1 1 1 ?

Supondo que a chave de controle, com valor 0 far o deslocamento para a
esquerda, vem:

Chave de
controle
Deslocamento para
a direita
Deslocamento para
a esquerda
Entrada
do FF
0 0 0 0
0 0 1 1
0 1 0 0
0 1 1 1
1 0 0
1 0 1
1 1 0
1 1 1
O valor de
Deslocamento
para esquerda
foi
Empurrado
para a coluna
Entrada do
FF
____________________________________________________________

Chave de
controle
Deslocamento para
a direita
Deslocamento para
a esquerda
Entrada
do FF
0 0 0 0
0 0 1 1
0 1 0 0
0 1 1 1
1 0 0 0
1 0 1 0
1 1 0 1
1 1 1 1

Chave de
controle
Deslocamento para
a direita
Deslocamento para
a esquerda
Entrada
do FF
0 0 0 0
0 0 1 1
0 1 0 0
0 1 1 1
1 0 0 0
1 0 1 0
1 1 0 1
1 1 1 1

Para extrairmos a expresso, vamos ao mapa de
Karnaugh:
O valor de
Deslocamento
para Direita
foi
Empurrado
para a coluna
Entrada do
FF
Concluindo,
observemos ao
lado como ficou
a tabela
completa:

Considere na
expresso:
Deslocamento
para a direita
= DesD
Deslocamento
para a esquerda
= DesE

L/R.DesE
L/R.DesD
Entrada do FF = L/R.DesE + L/R.DesD
____________________________________________________________

Para entendermos a montagem da expresso, vamos analisar um circuito
genrico para 3 Bits (ou seja, Trs Flip-Flops)

Vamos imaginar um pouco: Se o deslocamento fosse para a direita, D0
receberia os dados, a entrada D1 receberia a sada Q0, a entrada D2 receberia a sada
Q1, como no circuito abaixo:

Se o deslocamento fosse para a esquerda, D2
receberia os dados, a entrada D1 receberia a sada Q2, a entrada D0 receberia a sada
Q1, como no circuito abaixo:

Com o sentido do deslocamento j conhecido, vamos voltar expresso:
____________________________________________________________

No incio deste exemplo, definimos, para a montagem da tabela, que a chave
de controle L/R com valor 0 faria um deslocamento dos valores para a esquerda.
Analogamente, L/R = 1 far um deslocamento para a direita.

Substituindo a entrada requerida na equao encontrada, vem:

Substituindo ento todos os dados na equao vem:

Substituindo em todas as equaes:

Depois de montadas todas as equaes, tm-se o registrador de deslocamento
Bidirecional.
D0 = L/R.DesE + L/R.DesD
Se o deslocamento fosse para a direita,
D0 receberia os dados, a entrada D1
receberia a sada Q0, a entrada D2
receberia a sada Q1.

Se o deslocamento fosse para a
esquerda, D2 receberia os dados, a
entrada D1 receberia a sada Q2, a
entrada D0 receberia a sada Q1.
D0 = L/R.Q1 + L/R.D
Este D
corresponde
a Dados de
entrada
D0 = L/R.Q1 + L/R.D
D1 = L/R.Q2 + L/R.Q0
D2 = L/R.D + L/R.Q1
____________________________________________________________

Observaes sobre o circuito acima.

Quando a chave L/R for 0, os dados iro se deslocar para a esquerda.
Quando a chave L/R for 1, os dados iro se deslocar para a direita.

DADO1 quando se deseja um deslocamento para a direita (L/R = 1), os dados
devem ser colocados em DADOS1.
DADO1 quando se deseja um deslocamento para a esquerda (L/R = 0), os
dados devem ser colocados em DADOS2.
Sada Paralela
____________________________________________________________

Memrias

Memrias so circuitos dedicados ao armazenamento de dados. So circuitos
semicondutores que se dividem quanto volatilidade e ao acesso.

Considere a estante acima. Representa um exemplo simples do que uma
memria. Se voc deseja-se buscar algo que esta na prateleira 10, voc iria
diretamente prateleira 10, a exemplo. Para os nossos circuitos, teremos um circuito
decodificador que far a seleo dessas prateleiras

____________________________________________________________

Memria ROM

A memria ROM consiste de um circuito cujos dados j esto determinados e
no podem ser alterados, somente acessados. Em sumo, consiste de um circuito que
pode ser constitudo de trs formas: Forma Completa, Compacta e em forma de Matriz
de diodos.

Construo de uma ROM

A principio vamos supor os dado que desejamos armazenar:

D0 D1 D2 D3 D4 D5 D6
Linha0 0 1 0 1 0 0 1
Linha1 0 0 1 1 0 1 1
Linha2 0 1 1 1 0 0 0
Linha3 0 1 1 1 1 1 1
Linha4 1 1 1 1 0 0 0
Linha5 1 0 0 1 0 1 0

Esta tabela consiste de uma memria 6x7 donde temos 6 linhas de dados
(Linha0 at Linha5) e 7 dados (D0 at D6). Os dados colocados acima foram escolhidos
aleatoriamente a exemplo.
Dados
Linhas
de
Dados
Bits a serem
armazenados
____________________________________________________________

Forma completa

A forma completa de construo de uma memria ROM consiste do esquema
abaixo:

Para fazer a seleo das linhas de dados (L1, L2, Ln) h um decodificador. Para a
construo do circuito, vamos s tabelas:

A princpio vamos fazer uma tabela com as entradas do decodificador em
funo das linha de dados, porm, quantas entradas havero no meu decodificador?
O nmero de entradas no meu codificador ser determinado pela equao abaixo:

Onde N a quantidade de entradas no meu codificador.

Exemplo12) Em uma matriz 6x7, quantas devero ser as entradas no meu
codificador?
Linhas de dados = 6

6 2
1
6 2
2
6 2
3
6 2
4
6 2
5
......

Nmero de linhas de dados 2
N
____________________________________________________________

2
3
, 2
4
, 2
5
... Porm, qual valor usar? Utiliza-se o menor, no caso, 3 entradas.
Vamos ento tabela:

A2 A1 A0 L0 L1 L2 L3 L4 L5
0 0 0 1 0 0 0 0 0
0 0 1 0 1 0 0 0 0
0 1 0 0 0 1 0 0 0
0 1 1 0 0 0 1 0 0
1 0 0 0 0 0 0 1 0
1 0 1 0 0 0 0 0 1
1 1 0 0 0 0 0 0 0
1 1 1 0 0 0 0 0 0

Veja que nesta tabela os atuadores so L0... L5 e que a cada nmero na tabela,
vo sendo respectivamente acionados.
Observe tambm em vermelho, que para as duas ultimas linhas do codificador,
no h linhas de dados, portanto, essas podem ser descartadas. Para as expresses,
fazendo a extrao por mintermos:

L0 = A2.A1.A0
L1 = A2.A1.A0
L2 = A2.A1.A0
L3 = A2.A1.A0
L4 = A2.A1.A0
L5 = A2.A1.A0

Concludo acima os valores das linhas de dados, vamos agora aos dados.
____________________________________________________________

Fazendo a unio desta tabela com a de linhas de dados vem:

Para tirar as expresses, vamos a um macete:

Extraindo todas as equaes, vem:
D0 = L4 + L5
D1 = L0 + L2 + L3 + L4
D2 = L1 + L2 + L3 + L4
D3 = L0 + L1 + L2 + L3 + L4 + L5
D4 = L3
D5 = L1 + L3 + L5
D6 = L0 + L1 + L3
L0 L1 L2 L3 L4 L5 D0 D1 D2 D3 D4 D5 D6
1 0 0 0 0 0 0 1 0 1 0 0 1
0 1 0 0 0 0 0 0 1 1 0 1 1
0 0 1 0 0 0 0 1 1 1 0 0 0
0 0 0 1 0 0 0 1 1 1 1 1 1
0 0 0 0 1 0 1 1 1 1 0 0 0
0 0 0 0 0 1 1 0 0 1 0 1 0
L0 L1 L2 L3 L4 L5 D0
1 0 0 0 0 0 0
0 1 0 0 0 0 0
0 0 1 0 0 0 0
0 0 0 1 0 0 0
0 0 0 0 1 0 1
0 0 0 0 0 1 1
Observe este um. Seguindo a
linha pode-se ver que ele
encontra outro um, que esta na
coluna L4.
Observe este outro. Seguindo a
linha em que est, ele encontra
outro um, que esta contida na
coluna L5. Somando os dois
valores encontrados, se tem:
D0 = L4 + L5
____________________________________________________________

Com todas as equaes encontradas, vamos ao circuito:

Porm, para simplificao, existe a forma compacta, que remove as linhas de
dados.
____________________________________________________________

Forma Compacta
Na forma completa temos as seguintes tabelas:
A2 A1 A0 L0 L1 L2 L3 L4 L5
0 0 0 1 0 0 0 0 0
0 0 1 0 1 0 0 0 0
0 1 0 0 0 1 0 0 0
0 1 1 0 0 0 1 0 0
1 0 0 0 0 0 0 1 0
1 0 1 0 0 0 0 0 1
1 1 0 0 0 0 0 0 0
1 1 1 0 0 0 0 0 0

L0 L1 L2 L3 L4 L5 D0 D1 D2 D3 D4 D5 D6
1 0 0 0 0 0 0 1 0 1 0 0 1
0 1 0 0 0 0 0 0 1 1 0 1 1
0 0 1 0 0 0 0 1 1 1 0 0 0
0 0 0 1 0 0 0 1 1 1 1 1 1
0 0 0 0 1 0 1 1 1 1 0 0 0
0 0 0 0 0 1 1 0 0 1 0 1 0
Entradas do decodificador em funo das linhas de dados
Linhas de dados em funo dos dados
____________________________________________________________

E se excluirmos as linhas de dados e construssemos uma tabela com as linhas o
decodificador diretamente em funo dos dados como abaixo?

A2 A1 A0 L0 L1 L2 L3 L4 L5
0 0 0 1 0 0 0 0 0
0 0 1 0 1 0 0 0 0
0 1 0 0 0 1 0 0 0
0 1 1 0 0 0 1 0 0
1 0 0 0 0 0 0 1 0
1 0 1 0 0 0 0 0 1
1 1 0 0 0 0 0 0 0
1 1 1 0 0 0 0 0 0

Unindo, a nossa tabela ficar assim:
A2 A1 A0 D0 D1 D2 D3 D4 D5 D6
0 0 0 0 1 0 1 0 0 1
0 0 1 0 0 1 1 0 1 1
0 1 0 0 1 1 1 0 0 0
0 1 1 0 1 1 1 1 1 1
1 0 0 1 1 1 1 0 0 0
1 0 1 1 0 0 1 0 1 0
1 1 0 0 0 0 0 0 0 0
1 1 1 0 0 0 0 0 0 0

L0 L1 L2 L3 L4 L5 D0 D1 D2 D3 D4 D5 D6
1 0 0 0 0 0 0 1 0 1 0 0 1
0 1 0 0 0 0 0 0 1 1 0 1 1
0 0 1 0 0 0 0 1 1 1 0 0 0
0 0 0 1 0 0 0 1 1 1 1 1 1
0 0 0 0 1 0 1 1 1 1 0 0 0
0 0 0 0 0 1 1 0 0 1 0 1 0
Observe que nestas duas ultimas linhas de dados, no h dados
para serem guardados e para demonstrar que no esto sendo
utilizadas, recebe o valor 0 em todas as colunas.
____________________________________________________________

Para encontrar os valores de D0... D6 feita a extrao da expresso pelos
mapas de Karnaugh:

A2.A1
A1.A0
A2.A1
A2.A1.A0
A2. A0
A2. A1
D0 =
D1 =
D2 = A2. A1 + A2. A0 + A2.A1.A0
A1.A0 + A2.A1
A2.A1
____________________________________________________________

A2. A0
A1. A0
A2.A1. A0
A2
A1
D3 =
D4 =
D5 = A1. A0 + A2. A0
A2.A1. A0
A1 + A2
____________________________________________________________

De posse das equaes, vamos ao circuito:

A2.A1
A2.A0
D6 = A2.A1 + A2.A0
____________________________________________________________

Matriz de Diodos.
Consiste na forma mais econmica de se fazer uma memria ROM. Recorda-se
da nossa tabela dados:
D0 D1 D2 D3 D4 D5 D6
Linha0 0 1 0 1 0 0 1
Linha1 0 0 1 1 0 1 1
Linha2 0 1 1 1 0 0 0
Linha3 0 1 1 1 1 1 1
Linha4 1 1 1 1 0 0 0
Linha5 1 0 0 1 0 1 0

Quando houver um Bit 1 para ser guardado, haver a colocao de um diodo
da linha de dados para os dados, como abaixo:

Quanto polarizao: Ando na linha de dados e catdo nos dados. Para
simplificar o desenho, reduzimos o decodificador a um circuito em bloco.

____________________________________________________________

Voltando a nossa tabela de dados, vejamos como ficar a matriz de diodos:
D0 D1 D2 D3 D4 D5 D6
Linha0 0 1 0 1 0 0 1
Linha1 0 0 1 1 0 1 1
Linha2 0 1 1 1 0 0 0
Linha3 0 1 1 1 1 1 1
Linha4 1 1 1 1 0 0 0
Linha5 1 0 0 1 0 1 0

Matriz de diodos:

H, na sada de todos os dados, uma resistncia e depois estes dados so
aterrados.
At aqui, foi apresentado memria ROM, que no voltil, ou seja, as
informaes que ela possui no podem ser alteradores nem removidas. Vamos agora
memria EEPROM, que uma memria ROM programvel e apagvel e a memria
RAM, que uma memria voltil.
0 1 0 1 0 0 1
0 0 1 1 0 1 1
0 1 1 1 0 0 0
0 1 1 1 1 1 1
1 1 1 1 0 0 0
1 0 0 1 0 1 0

____________________________________________________________

Vamos primeiro ao circuito em bloco para, na prxima pagina, aprofundarmos
na expanso de memrias

EEPROM - ROM programvel e apagvel

4k = 4 x 1024 = 4096 2
12
12 endereos (A0..A11).
4k 4096 endereos de armazenamento. 8 8 entradas ou sadas de dados
WE Write Enable (Escrita habilitada)
OE Power.
I/O Input/Output de dados (entrada e sada)

RAM - Memrias de Acesso Aleatrio

4k = 4 x 1024 = 4096 2
12
12 endereos (A0..A11).
R/W Read/Write (Ler/escrever)
Cs Chip select (Selecionamento de Chip).
I/O Input/Output de dados (entrada e sada)

____________________________________________________________

Expanso de memrias RAM
Expanso paralela

Para entendermos melhor o que isso significa, vamos a um exemplo:
Exemplo13) Projete a expanso de uma memria RAM de 64x4 para 64x16.
Para comear, vamos entender: o que uma memria 64x4? uma memria
de 64 prateleiras de armazenamento, sendo que, cada uma delas consegue
armazenar 4 Bits. Porm, o que vem a ser uma expanso paralela? Vamos explicar no
exemplo abaixo.
Tm-se estantes de 64 endereos que suportam apenas 4 Bits, porm, necessita-se
que elas suportem 16 Bits pela conta

4 Bits
4 Bits 4 Bits 4 Bits
16 Bits
Mesmo endereo nas 4 memrias
____________________________________________________________

A soluo necessria e fazer um agrupamento dessas memrias, ampliando os
dados de 4 Bits para 16 Bits.
Vamos ento ao circuito:
64 2
n
donde n igual a 6. Ento teremos 6 entradas para seleo das
prateleiras.

Observaes sobre o circuito acima:
Observe que o CS comum a todos, pois todos os chips sero
selecionados ao mesmo tempo
Observe que o R/W comum a todos o, pois a informao ser escrita
ou lida em todas as memrias.
Observe tambm que, como no exemplo da estante da pgina anterior,
os endereos sero comuns a todas as memrias.
____________________________________________________________

Expanso de capacidade

Ao contrario da expanso paralela, que amplia o numero de bits armazenados
em cada endereo, a expanso de capacidade ampliar o nmero de endereos. Para
isso, haver algumas diferenas. Vamos a partir do exemplo abaixo demonstrar como
se realiza esta expanso.
Exemplo14) Projete a expanso de uma memria RAM de 64x4 para 256x4.

Como desejado armazenar 256 Bits, ento so necessrias
256 2
n
donde n = 8, ou seja, 8 linhas de endereos (A7 .. A0)
Porm cada memria que possumos possui 64 linhas de endereos
64 2
n
donde n = 6, ou seja, 6 linhas de endereos (A5 .. A0)
Fazendo esta subtrao: 8 6 = 2 linhas, que sero as minhas linhas de controle
(A7 e A6).

A7 A6 Cs0 Cs1 Cs2 Cs3
0 0 0 1 1 1
0 1 1 0 1 1
1 0 1 1 0 1
1 1 1 1 1 0

A princpio, o nosso circuito ficaria como o ao lado.
Observe que toda memria tem uma entrada Cs, que significa
Chip Select, ou seja, seleo do chip. Essas duas linhas que
encontramos como resultados da subtrao acima faro o
controle para a seleo de cada chip. Para isso vem a seguinte
tabela verdade:

0
1
2
3
____________________________________________________________

Vamos entender essa tabela:

A7 A6 Cs0 Cs1 Cs2 Cs3
0 0 0 1 1 1
0 1 1 0 1 1
1 0 1 1 0 1
1 1 1 1 1 0

As linhas A7 e A6 estaro fazendo o controle para a seleo das memrias.
Observe que a entrada Cs funciona com 0, ento, na tabela o valor 1 ir desativar
as entradas que no so necessrias.
Para finalizar, extraindo as expresses por maxtermos vem:
Cs0 = A7 + A6
Cs1 = A7 + A6
Cs2 = A7 + A6
Cs3 = A7 + A6

De posse de todas as expresses, vamos ento ao circuito.
____________________________________________________________

Observaes sobre o circuito acima:
Observe agora que a entrada Cs far a seleo de cada memria de
acordo com o valor de L6 e L7
Observe que o R/W comum a todos o, pois a informao ser escrita
ou lida em todas as memrias.
Como principal diferena, observe que, alm dos endereos, o circuito
de dados ser comum a todas as memrias
A0
____________________________________________________________

Conversores

Ao se relacionar sistemas digitais com circuitos analgicos ou vice-versa, torna
se necessrio converter valores, para que estes possam se relacionar.

Sinal digital Sinal analgico

Antes de iniciarmos no estudo sobre os conversores D/A (digital para analgico)
e A/D (analgico para digital), vamos visualizar alguns componentes que so
importantes para sua construo.
Amplificador operacional

A entrada representada pelo (-) a entrada inversora.
A entrada representada pelo (+) a entrada no inversora.

Caractersticas
Impedncia de entrada infinita;
Impedncia de sada nula;
Quando o valor das entradas forem iguais, o valor da sada ser 0.

____________________________________________________________

Estrutura fsica do Amplificador Operacional
Caractersticas
Observe que entre as entradas do amplificador operacional, h uma resistncia
altssima, considerada como infinita. Em modelos comerciais, essa resistncia varia de
valores de 2MO, 12TO valores maiores.
O FTCT um componente dedicado a comparao de tenses. Este
componente far a comparao dos valores de entrada e imprimir este valor na sada
Vs. Vamos observar abaixo o circuito interno de um modelo de Amplificador
Operacional. O A741 da Texas Instruments.

FTCT
Resistncia infinita
____________________________________________________________

Para a tenso de sada Vs, tm-se a seguinte equao:
Vs = V
(+)
V
(-)
Vs = entrada no inversora entrada inversora
exemplo, vamos observar a situao abaixo:

Qual ser o valor da sada?
Observe os valores das entradas. Na entrada inversora temos um tenso de 5v
e na entrada no inversora, uma entrada de 7v. Aplicando a frmula abaixo vem:
Vs = V
(+)
V
(-)
Vs = 7v 5v
Vs = 2v
Amplificador Inversor

Neste circuito, a tenso de sada (Vs) ser igual a equao abaixo:
Vs = - (Rf / R1) x V1

____________________________________________________________

Exemplo:

Somador Inversor

Neste circuito, a sada Vs ser igual ao somatrio das tenses. Sua frmula ser
semelhante a do Amplificador Inversor, porm, a relao que foi apresentada acima
ser agora equivalente para cada resistor do somatrio.
Vs = - (Rf / R1) x V1 + (- (Rf / R2) x V2) + (- (Rf / R3) x V3)

Ao colocar (- Rf) em evidncia, vem:

Vs = - Rf x (V1/R1) + (V2/R2) + (V3/R3)

Vs = -(4K7/2K2) x 4
Vs = -2,13 x 4
Vs = -8,54v

____________________________________________________________

Conversor D/A
(Digital para Analgico)
O conversor D/A um conversor dedicado a transformar Bits em tenses. Para
a sua construo, existem dois modelos de circuito:
Malha de resistores variveis

A frmula que demonstra a tenso de sada do amplificador:
Vs = - (Rf/R) x Vrf + (- (Rf/2R) x Vrf) + (- (Rf/4R) x Vrf) + (- (Rf/8R) x Vrf)
Colocando Rf, R e Vrf em evidncia, vem:
Vs = (- Rf x Vrf) x A + B + C + D
R 2 4 8
Exemplo
Apresentar os nveis de tenso de sada de um conversor D/A com malha de
resistores variveis para 3 Bits. Dados: Vrf = 4v, Rf = 6K8O, R = 1K O.

( )
____________________________________________________________

A B C Vs
0 0 0 ?
0 0 1 ?
0 1 0 ?
0 1 1 ?
1 0 0 ?
1 0 1 ?
1 1 0 ?
1 1 1 ?

Aplicando a frmula acima demonstrada vem:

Vs = ((- 2,7k x 4)/1k) x (A + B/2 + C/4)

Vs = (-10,8) x (A + B/2 + C/4)
Agora, para cada valor da tabela, vamos ter um valor, como abaixo:

A B C Vs
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1

Observe: Como A = 0, B = 0 e C = 0, substituindo vem:

Vs = (-10,8) x (A + B/2 + C/4)
Vs = (-10,8) x (0 + 0/2 + 0/4)
Vs = -10,8 x ( 0 )
Vs = 0v

____________________________________________________________

A B C Vs
0 0 0 0v
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1

Agora, para a segunda linha:

A B C Vs
0 0 0 0v
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1

Vs = (-10,8) x (A + B/2 + C/4)
Vs = (-10,8) x (0 + 0/2 + 1/4)
Vs = -10,8 x ( 1/4 )
Vs = -2,7v

____________________________________________________________

A B C Vs
0 0 0 0v
0 0 1 -2,7v
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1

Feito a conta para todos os valores, tm-se a tabela completa:

A B C Vs
0 0 0 0v
0 0 1 -2,7v
0 1 0 -5,4v
0 1 1 -8,1v
1 0 0 -10,8v
1 0 1 -13,5v
1 1 0 -16,2v
1 1 1 -18,9v

Observe que, para este modelo de conversor D/A, so necessrios valores
mltiplos de resistores. Se fosse necessrio fazer um conversor para 14 bits, e
considerssemos R = 1O, seriam necessrios os seguintes resistores:
1O 2O 4O 8O 16O 32O 64O 128O 256O 512O
1024O 2048O 4096O 8192O
O que seria visivelmente invivel. Para opor-se a esse problema, a soluo a
utilizao da rede resistiva R-2R, que necessita de apenas trs valores de resistores.

____________________________________________________________

Rede R-2R

_______________________________________________________________________
EXPLICAO DA FRMULA
________________________
++++++++++++++++++++++++++++++++++
________________________

Vs = (- Rf x Vrf) x A + B + C + D
3R 2 4 8 16
Exemplo:

Apresentar os nveis de tenso de sada de um conversor D/A com rede R-2R
para 3 Bits. Dados: Vrf = 2,8v, Rf = 2k4O, R = 1k2 O.

( )
____________________________________________________________

A B C Vs
0 0 0 ?
0 0 1 ?
0 1 0 ?
0 1 1 ?
1 0 0 ?
1 0 1 ?
1 1 0 ?
1 1 1 ?

Substituindo na formula, vem:

Vs = ((-2K4 x 2,8)/3k6) x (A/2 + B/4 + C/8)

Vs = (-1,86) x (A/2 + B/4 + C/8)

Agora, para cada valor da tabela, vamos ter um valor, como abaixo:

A B C Vs
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1

Observe: Como A = 0, B = 0 e C = 0, substituindo vem:

Vs = (-1,86) x (A/2 + B/4 + C/8)
Vs = (-1,86) x (0/2 + 0/4 + 0/8)
Vs = -1,86 x ( 0 )
Vs = 0v

____________________________________________________________

A B C Vs
0 0 0 0v
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1

Agora, para a segunda linha:

A B C Vs
0 0 0 0v
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1

Vs = (-1,86) x (A/2 + B/4 + C/8)
Vs = (-1,86) x (0/2 + 0/4 + 1/8)
Vs = -1,86 x ( 1/8 )
Vs = -0,23v

____________________________________________________________

A B C Vs
0 0 0 0v
0 0 1 -0,23v
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1

Feito a conta para todos os valores, tm-se a tabela completa:

A B C Vs
0 0 0 0v
0 0 1 -0,23v
0 1 0 -0,46v
0 1 1 -0,7v
1 0 0 -0,93v
1 0 1 -1,18v
1 1 0 -1,41v
1 1 1 -1,62v

Apostila Eletrônica Digital King II Ultimate

Transféré par

Informations du document

Titre original

Copyright

Formats disponibles

Partager ce document

Partager ou intégrer le document

Options de partage

Avez-vous trouvé ce document utile ?

Ce contenu est-il inapproprié ?

Droits d'auteur :

Formats disponibles

Apostila Eletrônica Digital King II Ultimate

Transféré par

Droits d'auteur :

Formats disponibles

Multivibradores Astveis

Vous aimerez peut-être aussi