En este caso el diagrama ASM parece ser mas complejo que el diagrama de estados.

Estos ocurre debido a que hay acciones diversas asociadas con las diferentes combinaciones de las entradas.

Implementacin: Mapas del decodificador de estado siguiente:

y1 0 Y1: y0 0 1
0

y1 1
2

Y0:

D
1

0 0 y0 0 D+N
1

1
2

DN

DN

D+N

Salidas condicionales:

C = S 3 .D + S 2 ( D + N ) C = Y1 .Y0 .D + Y1 .Y0 .(D + N )

117

El Decodificador de salida se puede implementar con un decoder 2 a 4 o con puertas lgicas

118

Diseo de una MSS con Diagrama ASM.

Disee una MSS modelo MOORE que controle una Mquina vendedora de colas. La seal de entrada MP se activa cuando hay una moneda presente en la mquina. Para recibir una moneda debe activarse la seal MP y luego desactivarse para indicar que la moneda ingreso y luego termin de ingresar. Un circuito externo enva las seales A<B y A=B que comparan la magnitud relativa de la cantidad de monedas ingresadas en un acumulador (A) y el precio de una cola (B). Una vez que una moneda ha terminado de ingresar el controlador acta de acuerdo a cuanto dinero se ha acumulado con respecto al precio de la cola. -Si el dinero recibido es menor al precio debe pedir otra moneda. -Si el dinero recibido es igual al precio el controlador debe despachar el producto (activar seal DP) hasta que se confirme que el producto ya ha sido despachado (se active la seal PDR). Luego de eso debe encerar el acumulador activando la salida Clear Acc, y regresar al estado inicial para vender otra cola -Si el dinero recibido es mayor al precio, la mquina debe retornar una moneda (activando la seal RN) hasta que se confirme que la moneda ha sido retornada (se active la seal CR). Luego de eso el acumulador debe decrementarse una unidad activando la salida Dec Acc, y luego de eso preguntar nuevamente por la cantidad acumulada versus el precio. 119 Considere RESET asincrnico.

Sistema de Control de la mquina vendedora de colas.

120

Diagrama ASM.

121

Disearemos el circuito Controlador utilizando diferentes mtodos Mtodo tradicional del diseo para los MSS de entradas mltiples Mtodo de un flip-flop por estado Descripcin en lenguaje VHDL I. Diseo del circuito Controlador con el mtodo tradicional. 1) Una vez que tenemos el Diagrama ASM diseado, se requiere asignar el cdigo de identificacin para cada estado. El numero de bits de cdigo depende del numero de estados. Para asignar a los siete estados cdigos diferentes, se requieren tres bits. Esto significa que el Bloque de Memoria de Estados debe tener tres flipflops. Para la asignacin de cdigos de estados del Diagrama ASM se deben aplicar las mismas reglas que en la asignacin de cdigos en el Diagrama de Estados. Asignaremos los cdigos de la siguiente manera:
y2y1 00 y0 0 Ta 1 Tb 01
0 2

11
6

10
4

Td
1 3

Tf
7

Tg
5

Tc

Te

122

2) Elaborar los mapas del Decodificador de Estado Siguiente. Para cada estado se deben analizar las condiciones de transicin para cada bit.
Y2 : y2y1 00 y0 0 1
0

01
2

11
6

10
4

0
1

CR
3

1
7

0
5

A=B

y2y1 Y0 : y0 0 00
0

01
2

11
6

10
4

Y1 :

y2y1 00 y0 0 1
0

MP
1

CR
3

0
7

0
5

01
2

11
6

10
4

0
1

1
3

PDR
7

0
5

MP

A<B

Se pueden simplificar los mapas e implementar las expresiones para Y2, Y1 y Y0 utilizando puertas lgicas. Algo ms practico en este caso sera utilizar Multiplexores 8 a 1 cuyas entradas deben ser conectadas a las seales respectivas de cada celda como indican los mapas.
123

3) Como es una MSS Moore, el circuito Controlador debe generar cuatro salidas incondicionales. Ecuaciones del Decodificador de Salida:

RN = Td = Y2 .Y1 .Y0 DP = Tf = Y2 .Y1 .Y0 Dec _ Acc = Te = Y2 .Y1 .Y0 Clear _ Acc = Tg = Y2 .Y1 .Y0
Las expresiones de salida tambin pueden ser implementadas utilizando puertas lgicas. Pero es mas practico usar un Decodificador de 3-a-8. 4). Para simular el sistema, podemos utilizar el Editor Grfico dell software Max+plusII. Ingresamos el circuito, luego lo compilamos en modo Funcional y creamos un Default Symbol que luego podemos utilizar para implementar la Particin Funcional del Sistema Digital diseado.

124

125