SESION 3: ARQUITECTURA DE UN SISTEMA DE COMPUTO

Un sistema moderno de propsito general est compuesto de: Uno o ms CPUs, y varios manejadores de dispositivo conectados mediante un bus comn que d da acceso a l la memoria i compartida. La CPU y los manejadores de los dispositivos pueden ejecutarse de manera concurrente compitiendo por ciclos de p p memoria.

SISTEMA DE COMPUTO MODERNO

 Estos sistemas, antiguamente estaban interconectados de la siguiente forma:

MEMORIA PRINCIPAL

LECTORA TARJETAS

CPU

IMPRESORA

La transferencia de datos se efectuaba bajo el control de la CPU, haciendo no simultneas las operaciones de la CPU y de E/S.

Ejemplo: ESPERA ACTIVA 1. Verificar si la impresora est lista para recibir el siguiente carcter. 2. 2 Si la impresora no est lista volver al paso 1 lista, 1. 3. Si la impresora est lista, verificar si hay otro carcter por imprimir. 4. Si hay otro carcter, volver al paso 1. 5. Si no hay mas caracteres, la impresin ha terminado.

 La disparidad en las velocidades entre los dispositivos de p p E/S y la CPU oblig al desarrollo de los PROCESADORES o CANALES DE E/S (IBM 360 y 370). CPU
Lnea Ctrl.
MEMORIA

Lnea Datos

CANAL

CANAL

CANAL

E/S basada en interrupciones: solucin para evitar la prdida de tiempo.

SISTEMAS BASADOS EN INTERRUPCIONES

Los dispositivos de E/S y la CPU pueden ejecutarse concurrentemente. concurrentemente CONTROLADOR DE DISPOSITIVO: Para cada tipo de dispositivo Comprende: almacenamiento local en buffer y un conjunto de registros de propsito especial. Transfiere datos entre el perifrico que controla y su buffer. FUNCIONAMIENTO: Operacin de E/S 1.La CPU carga los registros del controlador del disp. y luego contina con su trabajo. 2.El controlad. del disp. analiza el contenido se estos reg. y determina la accin a seguir. 3.Si se trata de una solicitud de lectura, el controlador comenzar la transferencia de datos del disp. a su buffer.

4. 4 El controlad de disp informa a la CPU que ya termin controlad. disp. con su tarea: INTERRUPCION. 5. La CPU suspende lo que estaba haciendo y transfiere de inmediato la ejecucin a una posicin fija que contiene la direccin de inicio de la RUTINA DE PROCESAMIENTO DE LA INTERRUPCION (RPI) OC S O U CO ( ) 6. La RPI transfiere los datos del buffer del controlador a la memoria principal. 7. 7 La CPU, ahora puede proseguir con su tarea CPU interrumpida. INTERRUPCIONES La arquitectura de interrupciones guarda la direccin de la instruccin interrumpida ( p (direccin de retorno en la pila del sistema), acumuladores o registros de ndice.

 Las interrupciones se desactivan mientras una de ellas se procesa para evitar prdidas prdidas. Las arquitecturas complejas permiten procesar una interrupcin mientras se atiende otra: asignacin de prioridades a los tipos de solicitudes y almacenamiento por separado de la informacin por para cada prioridad. Las interrupciones de igual o menor prioridad se enmascaran o se desactivan. Una trampa es una interrupcin generada por software causada por una peticin de un usuario o un error error. Existe disparidad entre el tiempo de transferencia de datos de ciertos dispositivos de entrada (8000 s.) y el tiempo que emplea la RPI para introducir datos en un buffer (20 s), asignando para solucionar este problema p j una prioridad baja Para el caso de dispositivos de alta velocidad (cinta, disco o red) se emplea la tcnica del DMA.

DMA O ACCESO DIRECTO A MEMORIA: Ejemplo: Lectura de un disco disco. 1. La CPU proporciona al controlador: la direccin del bloque del disco, la direccin de memoria donde debe l d b colocarse el bl l bloque y el nmero d b t a l de bytes transferir. 2. El controlador: a. Realiza la suma de verificacin para comprobar que no hubieron errores de lectura. b. b Copia el primer byte en la memoria principal en la direccin especificada (dir. de memoria del DMA) c. I Incrementa la direccin y d t l di i decrementa l cuenta t la t del DMA en el nmero de bytes que se van transfiriendo. d. Repite el proceso anterior hasta que la cuenta del DMA sea cero, ocasionando una interrupcin.

OPERACIN DEL SISTEMA DE COMPUTO

Los dispositivos de E / S y la CPU se puede ejecutar simultneamente. Cada controlador de dispositivo est a cargo de un determinado tipo de dispositivo. Cada controlador de dispositivo tiene un buffer local. La CPU mueve datos desde / a la memoria principal a / desde los buffers locales. El controlador del Dispositivo informa a la CPU que p q ha finalizado su operacin causando una interrupcin.

FUNCIONES COMUNES DE LAS INTERRUPCIONES

Las Interrupciones transfieren el control a la RPI general (rutina de procesamiento de interrupciones), y por medio de un ndice basado en el numero de dispositivo nico se maneja el vector de interrupciones, que contiene las direcciones de todas las rutinas de servicio. La arquitectura de la interrupcin debe guardar la direccin de la instruccin interrumpida. Las prximas interrupciones son deshabilitadas, mientras que otra interrupcin se est procesando para evitar una prdida de interrupcin. Los SO modernos son activados por interrupciones o trampas. Una trampa (excepcin) es un interrupcin generada por el software causada por un error o una solicitud p p g p q especifica de un programa de usuario para que se realice un servicio del sistema operativo. Un sistema operativo es impulsado por interrupciones.

Diagrama de Tiempo de interrupciones E/S

Manejo de interrupciones
El sistema operativo mantiene el estado de la CPU almacenando informacin en los registros y el contador de programa. Determina qu tipo de interrupcin se ha producido:
P escrutino o sondeo Por ti d Sistema de vector de interrupcin

Separa segmentos de cdigo para determinar qu medidas deben adoptarse para cada tipo de interrupcin

Estructura de E/S
Despus de que una E/S se inicia, el control vuelve al programa de usuario slo hasta q la E/S haya p g que y finalizado. Instruccin wait que pone en estado inactivo a la CPU hasta la prxima interrupcin Instruccin loop o bucle de espera (competicin por acceso a memoria). Usualmente, a lo sumo una peticin de E / S , p estar pendiente la vez. Excluye operaciones concurrentes de E/S y de traslapar computo til con E/S.

Estructura de E/S
Despus de que una E/S se inicia, el control vuelve al programa de usuario sin esperar a que la E/S haya terminado: Llamada al sistema - peticin al sistema operativo para permitir que el programa de usuario espere la terminacin de la operacin de E / S si se desea. Tabla de estado de los Dispositivos: cada entrada indica para cada dispositivo de E / S, tipo, direccin, estado. direccin y estado El sistema operativo busca por ndice en la tabla dispositivos de E/S para determinar el estado dicho dispositivo y modificar la entrada en la tabla para incluir la interrupcin.

Dos mtodos de E/S

Tabla de Estado de Dispositivo

ESTRUCTURA DE ALMACENAMIENTO
Memoria Principal: nico gran medio de almacenamiento que el CPU puede acceder directamente. Almacenamiento secundario: extensin de la memoria principal que proporciona una gran capacidad no voltil de almacenamiento. Discos magnticos: g La superficie del disco est dividido lgicamente en pistas las cuales se dividen en sectores El controlador del disco determina la interaccin lgica entre el dispositivo y la computadora. t d

JERARQUA DE ALMACENAMIENTO
Los sistemas de almacenamiento estn organizados jerrquicamente por:. Velocidad Costo Volatilidad Caching copiando informacin en sistemas de almacenamiento ms rpidos, la memoria principal puede visualizarse como memoria cache para el almacenamiento secundario. h l l i t d i

Jerarqua de dispositivos de almacenamiento

Almacenamiento en Cach
Es un principio importante, empleado en muchos niveles en un computador (hardware, sistema operativo, programas informticos) La informacin en uso es copiada desde un almacenamiento ms lento a uno ms rpido de p manera temporal. Si se necesita alguna pieza de informacin, se verifica si se encuentra en memoria cach:
Si es as, la informacin utilizada directamente de la cach (rpido) Si no es as, los datos son copiados a la memoria cach y utilizados desde all all.

Debido a que los cachs tiene un tamao limitado: la administracion de la cach es un problema de diseo importante. importante Seleccin de tamao y una poltica de reemplazo

Caching
Uso de memoria de alta velocidad para mantener los datos recientemente accesados. Requieres una poltica de manejo de cache Caching introduce otro nivel en la jerarqua de almacenamiento Requiere datos que estn simultneamente almacenados en mas de un almacenamiento para ser consistentes consistentes.

Migracin de un disco a un registro

HARDWARE DE PROTECCION
Para proteger al sistema operativo y a los procesos de los usuarios de errores ocasionados por estos mismos, se implement: Operacin de modo dual Existen 2 modos de ejecucin u operacin (se aade un bit de modo al hardware del computador) a. MODO MONITOR (Modo Privilegiado o del Sistema, bit 0) El S.O. Obtiene el control del computador. Se pueden ejecutar instrucciones privilegiadas. b. MODO USUARIO ( bit 1) Los programas de usuario tienen el control. Si algn proceso de usuario (modo usuario) intenta ejecutar una instruccin privilegiada, el hardware no lo privilegiada hace, considerndola como incorrecta y dirige una trampa al S.O.

 Cuando ocurre una interrupcin o falla el hardware cambia modo monitor

Todas las instrucciones de E/S son privilegiadas.

Uso de una llamada al sistema para ejecutar una E/S

Proteccin de memoria
Registros: b R i base y l i lmite Para separar el espacio de memoria de cada proceso. proceso Registro Base: menor direccin de memoria fsica pe t da permitida Registro Lmite: tamao del intervalo. El hardware de la CPU logra esta proteccin comparando cada una de las direcciones generadas en modo usuario con los registros, generando una trampa al S O si fuera necesario S.O. necesario. El S.O. puede cargar valores en los registros base y lmite mediante una instruccin privilegiada especial.

Uso de un Registro Base y Lmite

Hardware de Proteccin de direcciones

Proteccin del CPU

Cronmetro Para evitar que un proceso de usuario entre en un ciclo infinito se fija para interrumpir al infinito, computador despus de un determinado p periodo. El cronmetro es decrementado con cada tick del reloj. Cuando alcanza el valor de cero, cero ocurre una interrupcin interrupcin. La carga del cronmetro es una instruccin privilegiada