ALU

1. Objetivos: Obtener la funcionalidad de circuito combinacional como el de una ALU. 2. Fundamento terico:

S1 0 0 1 1

S0 0 1 0 1

S2 = 0 OPERACIONES LGICAS A B A+B AB

S2 = 1 OPERACIONES ARITMTICAS -A+3 -A-3 -B-4 -B-3

Disear con el menor coste en circuitos integrados.

Una ALU o Unidad Aritmtico Lgica (Arithmetic Logia Unit) es un circuito combinacional, es decir, un sistemas digitales cuyas salidas en cualquier instante t dependen nicamente de los valores de las entradas en ese mismo instante t (excepto retardos en la propagacin de las seales por el circuito), que puede realizar tanto operaciones lgicas como operaciones aritmticas segn cierta combinacin de seales de seleccin de operacin. En este caso dichas seales de seleccin de operacin van a ser 3 bits, S2,S1 y S0. El primero de todos ellos, S2, ser el encargado de seleccionar entre que se muestren los resultados provenientes de la unida lgica (S2=0) o de la unidad aritmtica (S2=1). S1 y S0 se encargarn de la seleccin de la operacin a realizar dentro de dichas unidades. Las seales de datos sern 2 de 4 bits cada una, A y B. Para comenzar, plantearemos el diseo de la ALU en dos unidades diferenciadas, unidad lgica y unidad aritmtica. Las entradas de datos de cuatro bits A i y B i se introducirn a ambas, sin embargo a la salida deberemos que solucin mostrar mediante el uso de

cuatro multiplexores de dos a uno, cado uno encima de otro, para as conseguir ofrecer en la salida de la ALU slo una solucin SULi o SALi. Como ya hemos mencionado esta seleccin se llevar a cabo con la entrada S2. Todas ests seales sern introducidas por el usuario. Un esquema de lo que podra ser la ALU lo tenemos aqu:

iB

S 1

S 0

S 2

4 M u ltip le x o r e s d e 2 a 1

i d

a d

i c a

L i S A L U i

i d

Sr

i t Am

t ii c a

Este mismo esquema pero realizado utilizando Orcad sera:

U A [ 3 : 0 ] n i d a A d A r it m S [ 3 : 0 ] A e t i c L U o L o g i c a S A L U [ 3 : 0 ]

[ 3 : 0 ]

[ 3 : 0

[ 3 : 0 ]

[ 2 : 0

[ 2 : 0 ]

G V C C _ A R R O W V A L U

o u t

u t

Como podemos ver adems de las entradas seleccionadas por el usuario, existen otras dos entradas, VCC y GND. La primera VCC es la fuente de alimentacin, es decir donde irn unidos lo 1 por ejemplo en los multiplexores de la unidad lgica; mientras que GND, del ingls ground, es la tierra, donde uniremos los 0. Y dentro de lo que llamamos Unidad Aritmtico Lgica:
S A B [ 2 [ 3 [ 3 : 0 : 0 : 0 ] U ] ] S G V C N C U D [ 1 A B : 0 S G V L C n i d [ 3 [ 3 ] [ 1 N C a : 0 : 0 : 0 D d ] S ] ] L U o g L i c [ 3 a : 0 ] L2 A 3 S U L5 S U A 6 S U 1L S U A 1 S U 1L S U A 1 S S U U S 2 1 1 1 1 1 2 1 12 2 3 20 43 3 334 4 0 5A G 7 4 0 U A B A B A B A B / B L S 1 5 7 3 1 2 3 4 4 Y 7 Y 9 Y 1 Y S S S 2S A A A A L L L L S U U U U A 0 1 2 3 L U [ 3 : 0 ] S A L U

[ 3

: 0

U A B S [ 1 S

i d [ 3 [ 3

a : 0 : 0 : 0 D C

d S] ] ]

A U

r i t m A [ 3

t ic : 0 ]

: 0

] [ 1 N C

G V U A

El siguiente paso es la realizacin de los dos grandes bloques que componen la ALU, la unidad lgica y la unidad aritmtica. Diseo de la unidad lgica.La unidad lgica es la parte de la unidad aritmtico lgica que se encarga de realizar los calculo de tipo lgico entre las variables Ai y Bi.

Lo primero que haremos ser realizar la tabla de verdad de la unidad lgica, que se utilizar cuando la entrada en S2 este a nivel bajo. Por lo que la tabla de verdad deberemos hacerla en funcin a cuatro entradas, las de control, S1 y S0, y las de datos Ai y Bi. La tabla de verdad nicamente deberemos hacerla una vez, sin embargo, a la hora de implementar las funciones mediante multiplexores, deberemos repetir el procedimiento cuatro veces, uno por cada bit, en este caso cuatro. As quedarn cuatro salidas SUL i (SUL0, SUL1, SUL2, SUL3) que sern el resultado de las operaciones realizadas con las entradas de datos Ai (A0, A1, A2, A3,) y Bi (B0, B1, B2, B3).

S1 0 0 1 1

S0 0 1 0 1

Operacin Lgica Negacin de A Negacin de B Suma lgica de A y el complemento de B (OR) Multiplicacin lgica de A y B (AND)

Tabla de verdad: S1 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 S0 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 Ai 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 Bi 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 SUL i 1 1 0 0 1 0 1 0 1 0 1 1 0 1 1 1

1 0 B i B i B i 1 Bi 1

Podemos simplificar la tabla de verdad haciendo que SULi est en funcin de Bi. As haramos una tabla de verdad de 3 variables, las de control, S1 y S0, y esta vez nicamente la de datos Ai. Podramos haber simplificado igualmente por cualquier otra variable que no

fuera Bi sin embargo la he escogido por simple cuestin de comodidad ya que al haberla representado como bit menos significativo (LSB), est situada en la columna ms exterior en la derecha y es muy fcil reducir la tabla de verdad as. S1 0 0 0 0 1 1 1 1 S0 0 0 1 1 0 0 1 1 Ai 0 1 0 1 0 1 0 1 SUL i 1 0 Bi Bi Bi 1 Bi 1

Una vez tenemos la tabla de verdad reducida, podemos implementar la funcin SUL i con un multiplexor de 8 a 1, utilizando las entradas S 1 (MSB), S 0, A i (LSB) como entradas de control del multiplexor, y los valores 1, 0 y la entrada B i y su complemento como entradas del multiplexor. La salida de dicho multiplexor ser SUL i. Como ya he comentado antes, al ser una unidad lgica con 4 bits este procedimiento habremos de repetirlo cuatro veces. Para asignar las entradas del multiplexor nos basaremos en la tabla de verdad anterior. El orden de peso en los bits es el antes ya comentado S 1, S 0, A i (LSB).

Diseo de la unidad aritmtica.-

La implementaremos utilizando sumadores en paralelo de 4 bit 74LS83 como el siguiente:

1 8 3 1 1 7 4 1 1 1 0 U A A A A 1 2 3 4 1 2 3 4 0 4 L S C 4 8 3 1 4 ? S S S S 9 1 6 2 2 3 1 5 4

B B 6 B B 3 C 7

Puesto que necesitamos introducir los datos dentro de l a partir de 2 entradas de 4 bits (A1A4 y B1B4 en el dibujo) y una entrada de un bit que representar el acarreo de entrada vamos a construir una tabla con los datos obtenidos en la manipulaciones algebraicas anteriormente realizadas.

3. Equipos y material utilizados:

4. Diagrama:

S1 0 0 1 1

S0 0 1 0 1

OPERACIONES ARITMTICAS -A+3 -A-3 -B-4 -B-3

EQUIVALENTE A +1+ 3 A + 2 +1 B + 3 +1 B + 2 +1

X A A 3 2

Y 3 2 B B

Cin 1 1 1 1

TABLA DE LA ALU

5. Conclusiones:
Podemos observar q l La ALU(unidad aritmtica lgica) puede procesar las diferentes operaciones aritmticas y logicas