Vous êtes sur la page 1sur 19

EVERTON MATHIAS DE MELLO

VDHL LINGUAGEM DE DESCRIO DE HARDWARE

BARRA DO BUGRES 2012

EVERTON MATHIAS DE MELLO

VDHL LINGUAGEM DE DESCRIO DE HARDWARE

Projeto de pesquisa apresentado ao Departamento de Cincia da Computao da Universidade do Estado de Mato Grosso UNEMAT - como pr-requisito parcial da disciplina de Monografia I sob orientao do Professor: Esp. Armando da Silva Filho.

BARRA DO BUGRES 2012

LISTA DE FIGURAS

FIGURA 1 - ENITITY ............................................................................................................. 13 FIGURA 2 - ARQUITETURA................................................................................................. 14 FIGURA 3 - BIBLIOTECA ..................................................................................................... 14

SUMRIO 1 TEMA ...................................................................................................................................... 5 2 DELIMITAO DO TEMA .................................................................................................. 5 3 PROBLEMA ........................................................................................................................... 5 4 HIPTESE .............................................................................................................................. 5 5 OBJETIVOS ............................................................................................................................ 5 5.1 Objetivo Geral ...................................................................................................................... 5 5.2 Objetivos Especficos ........................................................................................................... 6 6 JUSTIFICATIVA .................................................................................................................... 6 7 FUNDAMENTAO TERICA .......................................................................................... 8 7.1 VHDL ................................................................................................................................... 8 7.1.1 Termos ............................................................................................................................... 8 7.2 A Linguagem ........................................................................................................................ 9 7.2.1 Elementos Lexicais .......................................................................................................... 10 7.2.1.1 Comentrios .................................................................................................................. 10 7.2.1.2 Identificadores .............................................................................................................. 10 7.2.1.3 Nmeros ....................................................................................................................... 10 7.2.1.4 Caracteres ..................................................................................................................... 11 7.2.1.5 Strings ........................................................................................................................... 11 7.2.2 Expresses E Operadores ................................................................................................ 12 7.3 VDHL Estrutura ................................................................................................................. 12 7.3.1 Entidade ........................................................................................................................... 13 7.3.2 Arquitetura ....................................................................................................................... 13

7.3.3 Biblioteca ......................................................................................................................... 14 8 METODOLOGIA.................................................................................................................. 15 9 CRONOGRAMA .................................................................................................................. 16 10 ORAMENTO .................................................................................................................... 17 REFERNCIAS BIBLIOGRFICAS ..................................................................................... 18

1 TEMA

VDHL: Linguagem de Descrio de Hardware.

2 DELIMITAO DO TEMA

Caractersticas, funes e sntese da linguagem VDHL

3 PROBLEMA

Quais so as caractersticas, funes e sntese da linguagem VHDL

4 HIPTESE

O VHDL surgiu com a finalidade de padronizar e facilitar o desenvolvimento de circuitos descritos, atravs das hierarquias de blocos a tais como bibliotecas, entidade, arquitetura e pacotes facilita o desenvolvimento do cdigo.

5 OBJETIVOS

5.1 Objetivo Geral

Definir aspectos relevantes da linguagem VDHL

5.2 Objetivos Especficos

Descrever as caractersticas do VHDL. Compreender a linguagem. Analisar as expresses e operadores.

6 JUSTIFICATIVA

A converso manual da descrio do projeto em um conjunto de equaes Booleanas a maior dificuldade encontrada nos mtodos tradicionais. Para eliminar essa dificuldade que se encontra, utiliza-se a linguagens de descrio de hardware HDL. Dentre as varias HDLs uma das mais populares VHDL. (UNIFEI - UNIVERSIDADE FEDERAL DE ITAJUB [entre 2009 e 2011]. p. 1). VHDL, a letra V vem da palavra VHSIC que significa Very High Speed Integrated Circuit (Circuito Integrado de Alta Velocidade) e as letras HDL Hardware Description Language. O VDHL deve o seu surgimento devido necessidade de uma ferramenta de projeto e documentao padro para o projeto VHSIC do Departamento de Defesa dos Estados Unidos da Amrica (DARPA). Tendo como objetivo simulao, modelagem e documentao e mais tarde recebeu a possibilidade de sntese, com objetivo de se automatizar o projeto de circuitos. (UNIFEI, [entre 2009 e 2011], p. 2). VDHL uma linguagem poderosa com numerosas linguagens de construes que so capazes de descrever o comportamento de circuito muito complexo, com isso o uso do VHDL tem aumentado rapidamente desde a sua criao e usado por dezenas de milhares engenheiros em todo o mundo para criar sofisticados produtos eletrnicos. (PERRY, 2002, p. 1, traduo nossa). Algumas das vantagens que o VHDL oferece so: o detalhamento logico de controle realizado pelas ferramentas de automao, permite uma maior clareza na representao por

esquemticos, diminuio da documentao e portabilidade. (GIACOMINI, [entre 1998 e 2011], p. 3). Apensar que compreender todos os recursos de VHDL no uma tarefa simples. Pretendo apresentar algumas caractersticas de forma simples e em seguida algumas caractersticas de uso mais complexo.

7 FUNDAMENTAO TERICA

Na fundamentao abortarei o histrico, a linguagem, expresses e processos da linguagem de descrio de hardware.

7.1 VHDL

Conforme Pedroni (2004, traduo nossa). O VDHL uma linguagem que descreve o funcionamento de um sistema eletrnico digital, possibilitando a implementao a um circuito ou sistema fsico. O VHDL vem do VHSIC linguagem de descrio de hardware, e VHSIC vem de Circuitos Integrados de altssima velocidade, projeto iniciado pelo Departamento de Defesa dos Estados Unidos na dcada de 1980. Padronizado pelo IEEE Instituto de Engenharia Eltrica e Eletrnica no ano de 1987 e atualizado no ano de 1993 sendo chamado de IEEE 1076-1993, posteriormente um padro foi adicional o IEEE 1164, para introduzir novos tipos de dados que permitem modelar condies de alta impedncia. Para o escritor Ashenden (1990, p. 1, traduo nossa).
VHDL foi concebido para preencher uma srie de necessidades no processo do projeto. Em primeiro lugar, permite a descrio da estrutura de um projeto, que a forma como decomposto em subprojetos, e como esses projetos so subinterligado. Em segundo lugar, permite a especificao da funo de projetos utilizando formas de linguagem de programao familiares. Em terceiro lugar, como um resultado, ele permite o projeto ser simulado antes de ser fabricado, de modo que os designers podem comparar rapidamente alternativas, e de teste para correo sem o atraso e despesa no prottipo do hardware.

7.1.1 Termos

Segundo Perry (2002, p. 2-3, traduo nossa). alguns termos so frequentemente usados, so como blocos bsicos da construo de um VHDL, sendo utilizado em quase todas as descries.

Entity. Todos os projetos so expressos em termos de entidades. Uma entidade o bloco de construo mais bsica em um projeto. O nvel mais alto de um projeto a entidade de nvel superior. Architecture. Todas as entidades de podem serem simuladas tem uma descrio de uma arquitetura. A arquitetura descreve o comportamento da entidade. Uma entidade pode ter varias arquiteturas. Uma arquitetura pode ser comportamental enquanto a outra pode ser a descrio estrutural do projeto. Configuration. Uma instruo de configurao usada para ligar uma instancia de componentes a um par de entidade-arquitetura. Uma configurao pode ser considerada como uma lista de peas para um projeto. Ela descreve que comportamento a ser usado para cada entidade, bem como descrever uma lista de peas e cada parte a utilizar no projeto. Package. Um pacote uma coleo de tipos de dados que geralmente utilizado e subprogramas usados em um projeto. Como uma caixa de ferramentas que contem as ferramentas utilizadas para crias projetos. Driver. Esta uma origem de um sinal. Bus. O termo bus geralmente traz mente um grupo de sinais ou um mtodo especial de comunicao utilizado no projeto do hardware. Attribute. Um atributo um dado que esto ligados ao objeto VHDL ou dados prdefinidos sobre objetos VHDL. Generic. Um termo genrico do VHDL um parmetro que passa informao para uma entidade. Process. Um processo a unidade bsica de execuo em VHDL. Todas as operaes que so executadas em uma simulao de uma descrio VHDL so divididas em simples ou mltiplos processos.

7.2 A Linguagem

Segundo Ashenden (1990, traduo nossa). O comportamento pode ser descrito em forma de linguagem de programao.

10

7.2.1 Elementos Lexicais

A ideia da estruturao lexical aquela em que temos uma estrutura fundamental base [...] (BASLIO, 1987, No paginado).

7.2.1.1 Comentrios

Conforme Ashenden (1990, traduo nossa). Os comentrios comeam com dois hifens adjacentes (--) e se estendem ate o fim da linha.

7.2.1.2 Identificadores

Conforme Ashenden (1990, traduo nossa). Os identificadores so uados como palavras reservadas e nomes definidos no programa. Eles devem estar em conformidade com a regra: Identifier::= letra{[underline] letra ou digito}

7.2.1.3 Nmeros

Conforme Ashenden (1990, traduo nossa). Nmeros literais podem ser expressos em decimal, base dois ou hexadecimal. Se o literal incluir ponto, representa um numero real, seno representa um numero inteiro. Literais decimais so definidos por: decimal_literal ::= integer [ . integer ] [ exponent ] integer ::= digit { [ underline ] digit }

11

exponent ::= E [ + ] integer | E integer Nmeros literais baseados so definidos por: based_literal ::= base # based_integer [ . based_integer ] # [ exponent ] base ::= integer based_integer ::= extended_digit { [ underline ] extended_digit } extended_digit ::= digit | letter A base e o expoente so expressos em decimal, o expoente indica a potencia da base, atravs da qual o literal multiplicado. As letras A a F so utilizados como dgitos estendidos para representar 10 a 15. (ASHENDEN, 1990, traduo nossa).

7.2.1.4 Caracteres

Conforme Ashenden (1990, traduo nossa). Caracteres literais so formados colocando um caractere ASCII em aspas simples. Como por exemplo: A, *, .

7.2.1.5 Strings

Conforme Ashenden (1990, traduo nossa). Cadeias de caracteres literais so formadas colocando os caracteres em aspas duplas. Uma cadeia pode ser usada como um valor para um objeto numa matriz de caracteres. Como por exemplos: A string A string em uma string: Uma string. -- string vazia --contm aspas

12

7.2.2 Expresses E Operadores

Para Ashenden (1990, traduo nossa). Expresses no VHDL so muito parecidas com as expresses em outra linguagem de programao. Uma expresso uma formula que combina primarias com operadores. Os operadores lgicos and, or, nand, nor, xor, e not operam em valores do tipo bit ou boolean, e tambm em matrizes unidimensionais. Maior precedncia: ** * + + = abs / /= not mod (sign) & < <= > >= rem

Prioridade mais baixa: And or nand nor xor

7.3 VDHL Estrutura

Segundo Pedroni (2004, traduo nossa). A estrutura fundamental que compem uma pea de VHDL declarao de bibliotecas, entidade, e arquitetura.

13

7.3.1 Entidade

Para Perry (2002, p. 3, traduo nossa). Uma enitty especifica o nome da entidade, as portas da entidade, e informao relacionada com a entidade. Todos os projetos so criados usando uma ou mais entidades. Declarao de uma enitity.
Figura 1 - Enitity

Fonte: VHDL Programming by example

7.3.2 Arquitetura

Perry (2002, p. 4, traduo nossa). afirma: [...] a arquitetura descreve a funcionalidade subjacente da entidade e contm as instrues do comportamento da entidade. Uma arquitetura sempre relacionada com uma entidade e descreve o comportamento dessa entidade. Declarao de uma arquitetura:

14 Figura 2 - Arquitetura

Fonte: VHDL Programming by example

7.3.3 Biblioteca

Para Pedroni (2004, traduo nossa). Uma biblioteca uma coleo de partes usadas de cdigo. Colocar tais partes dentro de uma biblioteca que lhes permite ser reutilizado ou compartilhar por outros projetos. Declarando uma biblioteca:
Figura 3 - Biblioteca

Fonte: Circuit Design with VHDL

15

8 METODOLOGIA

Para o desenvolvimento do projeto em questo tende a realizar um estudo bibliogrfico sobre a linguagem VHDL. A metodologia usada para o desenvolvimento do projeto ser uso da tcnica de pesquisa bibliogrfica, que segundo Soares [200-], a pesquisa bibliogrfica:
A pesquisa bibliogrfica desenvolvida atravs de livros, publicaes em peridicos e artigos cientficos. Nesta pesquisa importante que o pesquisador verifique a veracidade dos dados obtidos, observando as possveis incoerncias ou contradies que as obras possam apresentar.

16

9 CRONOGRAMA

Perodo Atividades fev. mar. X

2012/1 abr. X X maio X X X X jun. X X X X X X X X X X X X X jul. ago.

2012/2 set. out. nov. dez.

Leituras Orientadas Levantamento Bibliogrfico Elaborao do Projeto Reviso Ortogrfica e Formatao Entrega do Projeto de Pesquisa Desenvolvimento da Monografia Impresso e Encadernao Defesa Publica

X X X X

17

10 ORAMENTO

Quantidade 1 1 1

Descrio Encadernao Resma de Folha Sulfite 100 folhas Recarga de Cartuchos Total

Valor Unitrio R$ 5,00 R$ 4,50 R$ 30,00

Valor Total R$ 5,00 R$ 4,50 R$ 30,00 R$ 39,50

REFERNCIAS BIBLIOGRFICAS

ASHENDEN, Peter J. The VHDL cookbook. Australia: University of Adelaide, jul. 1990. Disponvel em: < http://tams-www.informatik.uni-hamburg.de/vhdl/doc/cookbook/VHDLCookbook.pdf> Acesso em: 2 maio 2012. BASLIO, Margarida. Teoria lexical. Rio de Janeiro: Atica, 1987. Disponvel em: <http://www.fecra.edu.br/admin/arquivos/Margarida_Basilio_-_Teoria_Lexical.pdf> Acesso em: 15 jun. 2012. GIACOMINI, Renato. Apostila bsica de VHDL. [entre 1998 e 2011]. Disponvel em: <http://pt.scribd.com/doc/57247612/Introducao-a-VHDL>. Acesso em: 2 maio 2012. PEDRONI, Volnei A. Circuit design with VHDL. Massachusetts: MIT, 2004. Disponvel em: <http://profs.basu.ac.ir/abdoli/upload_file/722.file_ref.1121.1422.pdf> Acesso em: 3 maio 2012. PERRY, Douglas L. VHDL Programming by example. 4th ed. McGraw-Hill, 2002. Disponvel em: <http://www.iitg.ernet.in/asahu/cs223/VHDL.Programming.DouglasPerry.pdf> Acesso em: 3 maio 2012. SOARES, Jos Joaquim. Metodologia do trabalho cientfico. Fabrai, [200-]. Disponvel em: <http://migre.me/6gCjm>. Acesso em: 15 maio 2012. UNIFEI - UNIVERSIDADE FEDERAL DE ITAJUB. Tutorial VHDL. [entre 2009 e 2011]. Disponvel em: <http://pt.scribd.com/doc/73571730/VHDL>. Acesso em: 3 maio 2012.