Académique Documents
Professionnel Documents
Culture Documents
INTRODUCCIN
METODOLOGA DE DISEO
PROCESO TECNOLGICO
PROCESO MEDIANTE EL QUE SE FABRICA EL CIRCUITO INTEGRADO. CONSTA DE UN CONJUNTO DE PROCESOS QUMICOS REALIZADOS SOBRE LA OBLEA DE
MATERIAL
SEMICONDUCTOR
(P.EJ.,
ATACADOS,
IMPLANTACIONES,
DEPOSICIONES DE MATERIAL, OXIDACIONES, LITOGRAFAS, ETC.) TRAS LOS CUALES SE OBTIENE COMO RESULTADO EL CIRCUITO INTEGRADO.
CADA UNO DE LOS PROCESOS QUMICOS SE APLICA SOBRE LA OBLEA INTERPONIENDO A ESTA UNA DETERMINADA MSCARA QUE SELECCIONA SOBRE QUE PARTES DE LA OBLEA DEBE REALIZARSE DICHO PROCESO.
NIVELES DE DESCRIPCCIN
NIVEL DE ARQUITECTURA NIVEL DE TRANSFERENCIA ENTRE REGISTROS NIVEL DE CONMUTACIN NIVEL GEOMTRICO
q q q
TCNICAS DE IMPLEMENTACIN DE CID COMPARACIN ENTRE LAS TCNICAS DE IMPLEMENTACIN NIVELES DE DESCRIPCCIN:
NIVEL ARQUITECTURAL
NIVEL DE CONMUTACIN
NIVEL GEOMTRICO
METODOLOGA DE DISEO
u ENTRADA: ESPECIFICACIONES DEL SISTEMA DIGITAL QUE SE VA A DISEAR DISEO ARQUITECTURAL:
REPRESENTACIN ESTRUCTURAL A NIVEL DE BOQUES FUNCIONALES
DESCRIPCIN DEL COMPORTAMIENTO IDENTIFICANDO LA OPERACIN DE CADA UNO DE LOS BLOQUES DE LA REPRESENTACIN ESTRUCTURAL
BLOQUES FUNCIONALES:
r UNIDADES DE MEMORIA, INTERFASES DE ENTRADA-SALIDA, UNIDADES DE PROCESADO, UNIDADES DE CONTROL.
DESCRIPCIN DEL COMPORTAMIENTO IDENTIFICANDO LA TRANSFERENCIA DE DATOS ENTRE LOS REGISTROS QUE PERMITEN REALIZAR LAS
COMPONENTES RT:
r DE ALMACENAMIENTO DE DATOS: REGISTROS, CONTADORES, PALABRAS DE UNA MEMORIA, ETC
u u
DESCRIPCCIN DEL COMPORTAMIENTO A NIVEL DE TABLAS DE ESTADO (ELEMENTOS SECUENCIALES) O TABLAS DE VERDAD (ELEMENTOS
COMBINACIONALES).
DISEO GEOMTRICO:
OBTENCIN DEL LAYOUT: PATRN GEOMTRICO DEL CONJUNTO DE CAPAS QUE PERTENECEN A UN DETERMINADO PROCESO TECNOLGICO.
EL
LAYOUT
FINAL
DEPENDE
FUERTEMENTE
DE
LA
TCNICA
DE
TAREAS BSICAS DE CONSTRUCCIN DEL LAYOUT:. CONSTRUCCIN DE LAS CELDAS DE LOS COMPONENTES LGICOS COLOCACIN DE LAS CELDAS (PLACEMENT) CONEXIONADO DE CELDAS (ROUTING)
NIVEL ARQUITECTURAL
NIVEL DE CONMUTACIN
NIVEL GEOMTRICO
NIVEL ARQUITECTURAL
NIVEL DE CONMUTACIN
NIVEL GEOMTRICO
NIVEL ARQUITECTURAL:
ANLISIS FUNCIONAL DE LA
NIVEL DE CONMUTACIN:
ANLISIS DE DISEO INCLUYENDO YA LOS RETRASOS DE PROPAGACIN DE LOS DISPOSITIVOS QUE FORMAN PARTE DEL SISTEMA.
NIVEL GEOMTRICO:
CHEQUEO DE REGLAS DE DISEO Y ELCTRICAS.
PROCESO DE BACK-ANNOTATION
HERRAMIENTAS MS USUALES: SNTESIS LGICA SIMULADORES FUNCIONALES SIMULADORES LGICO-TEMPORALES SNTESIS DE LAYOUT EDITORES Y GENERADORES DE LAYOUT CHEQUEADORES DE REGLAS EXTRACTORES DE LAYOUT COMPARADORES LGICOS
NIVEL DE CONMUTACIN
VERIFICACIN
VENTAJAS:
CIRCUITO INTEGRADO DE MUY ALTAS PRESTACIONES.
INCONVENIENTES:
NECESIDAD DE MUCHOS RECURSOS Y AUMENTO EXCESIVO DEL TIEMPO DE DISEO.
TCNICAS DE IMPLEMENTACIN
VERIFICACIN
VERIFICACIN
NIVEL DE CONMUTACIN
EL FABRICANTES PONE A DISPOSICIN DEL DISEADOR UNA LIBRERA CON LAS CELDAS DE LAYOUT DE LOS DISPOSITIVOS LGICOS
Y VDD
A Y B
ALTURA ESTNDAR
VSS
A Y B
IN
OUT
AB Y MULTIPLEXOR
INCONVENIENTES:
AUMENTA EL REA TOTAL OCUPADA POR EL DISEO
NO SE CONTROLAN ASPECTOS DEL COMPORTAMIENTO DINMICO DE LAS CELDAS: SE PIERDE VELOCIDAD DE OPERACIN
Vss
nivel de interconexin Vdd transistores PMOS nivel de interconexin transistores NMOS GND nivel de interconexin
LAS OBLEAS PREFABRICADAS SIRVEN PARA DIFERENTES DISEOS: SE REDUCEN LOS COSTES
INCONVENIENTES:
SE PIERDEN PRESTACIONES: REA, VELOCIDAD...
q q
FULL-CUSTOM SEMI-CUSTOM
CELDAS ESTNDARES MATRIZ DE PUERTAS
PROGRAMABLES
VERIFICACIN
VERIFICACIN
NIVEL DE CONMUTACIN
ESTA CADENA DE BITS SE ALMACENA EN UNA RAM INTERNA DE LA FPGA LA CUAL CONFIGURA LA MATRIZ DE CONEXIONES DE LOS DISPOSITIVOS LGICOS
CARACTERSTICAS DE OPERACIN
LA FUNCIONALIDAD DE LA FPGA QUEDA DETERMINADA POR EL DISEO REALIZADO E IMPLEMENTADO MEDIANTE EL ADECUADO FICHERO DE CONFIGURACIN
EN GENERAL, LA PROGRAMACIN SE MANTIENE MIENTRAS DURE LA ALIMENTACIN PUDIENDO REPROGRAMARSE TANTAS VECES COMO SE QUIERA.
LA VERIFICACIN DEL DISEO SE PUEDE REALIZAR SOBRE EL PROPIO CHIP SIN COSTE DE TIEMPO DE ESPERA PARA LA FABRICACIN
IOBs
CLBs
CONMUTACIN:
TAREAS AUTOMATIZADAS ATRAVS DEL SOFTWARE QUE PROPORCIONA EL FABRICANTE DE LAS FPGA EJEMPLO DE FAMILIAS DE FPGAS: XILINX
FAMILIA
PUERTAS EQUIVALENTES
CLBs
IOBs
XC2000
1200 A 1800
64 A 100
58 A 74
XC3000
2000 A 9000
64 A 320
64 A 144
XC4000
2000 A 20000
64 A 900
64 A 240
INCONVENIENTES:
s s s s
INTRODUCCIN METODOLOGA DE DISEO TCNICAS DE IMPLEMENTACIN DE CID COMPARACIN ENTRE LAS TCNICAS DE IMPLEMENTACIN q q FACTORES DE TIPO TCNICO FACTORES DE TIPO ECONMICO
F-C
ARQUITECTURA
CE
ARQUITECTURA RT CONMUTACIN
MP
ARQUITECTURA RT CONMUTACIN
FPGA
ARQUITECTURA RT CONMUTACIN
PROCESO DE DISEO
PROCESO DE FABRICACIN
CONSTRUCCIN DE TRANSISTORES
CONSTRUCCIN DE TRANSISTORES
CAPAS DE METALIZACIN
CAPAS DE METALIZACIN
CAPAS DE METALIZACIN
PRESTACIONES
GASTOS DE DISEO
F-C
ARQUITECTURA
CE
ARQUITECTURA RT CONMUTACIN
MP
ARQUITECTURA RT CONMUTACIN
FPGA
ARQUITECTURA RT CONMUTACIN
COSTE DE DESARROLLO
PROCESO DE DISEO
PROCESO DE FABRICACIN
CONSTRUCCIN DE TRANSISTORES
CONSTRUCCIN DE TRANSISTORES
CAPAS DE METALIZACIN
CAPAS DE METALIZACIN
CAPAS DE METALIZACIN
COSTE UNITARIO
COMPARACIN ENTRE LAS TCNICAS DE IMPLEMENTACIN COMPARACIN ENTRE LAS TCNICAS DE IMPLEMENTACIN
u FACTORES DE TIPO ECONMICO