1. Construya un decodificador de 3x8 usando dos decodificadores de 2x4 y bloques lgicos.

Solucin: Decodificador de 2x4: Se muestra el circuito esquemtico bsico de un decodificador de 2 entradas y cuatro salidas. Adicionalmente, muestra en forma de un diagrama de tiempos o cronograma de salidas D0, D1, D2 y D3, en funcin de las entradas S1 y S0.

S1 0 0 1 1

S0 0 1 0 1

D0 1 0 0 0

D1 0 1 0 0

D2 0 0 1 0

D3 0 0 0 1

Tanto del circuito como del cronograma podemos deducir que cada una de las salidas de las compuertas AND corresponde a cada uno de los minterms posibles para funciones de dos variables, en este caso representadas por las entradas S1 y S0.

Decodificador de 3x8: Se muestra el circuito esquemtico y cronograma correspondiente a un decodificador de decodificador de 3 a 8 lneas de salida.

A2 0 0 0 0 1 1 1 1

A1 0 0 1 1 0 0 1 1

A0 0 1 0 1 0 1 0 1

D0 1 0 0 0 0 0 0 0

D1 0 1 0 0 0 0 0 0

D2 0 0 1 0 0 0 0 0

D3 0 0 0 1 0 0 0 0

D4 0 0 0 0 1 0 0 0

D5 0 0 0 0 0 1 0 0

D6 0 0 0 0 0 0 1 0

D7 0 0 0 0 0 0 0 1

Tanto del circuito como del cronograma podemos deducir que cada una de las salidas de las compuertas AND corresponde a cada uno de los minterms posibles para funciones de dos variables, en este caso representadas por las entradas D7, D6, D5, D4, D3, D2, D1 y D0.

Decodificador de 3x8 a 2 decodificadores de 2x4:

*Si analizamos la tabla de verdad y la dividimos en dos partes iguales (Cuando S2=0 y cuando S2=1) podemos ver que:

S2 0 0 0 0 1 1 1 1

S1 0 0 1 1 0 0 1 1

S0 0 1 0 1 0 1 0 1

D0 1 0 0 0 0 0 0 0

D1 0 1 0 0 0 0 0 0

D2 0 0 1 0 0 0 0 0

D3 0 0 0 1 0 0 0 0

D4 0 0 0 0 1 0 0 0

D5 0 0 0 0 0 1 0 0

D6 0 0 0 0 0 0 1 0

D7 0 0 0 0 0 0 0 1

*Cuando S2=0, las seales desde D4 hasta D7 estn desactivadas o inactivas, y las seales desde d0 hasta d3 se comportan igual que el decodificador de 2 a 4. S2 0 0 0 0 S1 0 0 1 1 S0 0 1 0 1 D0 1 0 0 0 D1 0 1 0 0 D2 0 0 1 0 D3 0 0 0 1 D4 0 0 0 0 D5 0 0 0 0 D6 0 0 0 0 D7 0 0 0 0

*Cuando S2=1, las seales desde D0 hasta D3 estn desactivadas o inactivas, y las seales desde D4 hasta D7 se comportan igual que el decodificador de 2 a 4. S2 1 1 1 1 S1 0 0 1 1 S0 0 1 0 1 D0 0 0 0 0 D1 0 0 0 0 D2 0 0 0 0 D3 0 0 0 0 D4 1 0 0 0 D5 0 1 0 0 D6 0 0 1 0 D7 0 0 0 1

*Implementacin de un decodificador de 3 a 8, utilizando dos decodificadores de 2 a 4. Con entrada de habilitacin.

2. Elabore un decodificador de 4x16 utilizando 5 decodificadores de 2x4. Solucin: Decodificador de 4x16:

E E 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 A3 X 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1

Seales de Entrada A2 X 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 A1 X 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 A0 X 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 S0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 S1 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 S2 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 S3 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 S4 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 S5 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 S6 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0

Seales de Salida S7 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 S8 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 S9 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 S10 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 S11 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 S12 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 S13 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 S14 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 S15 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1

Bloque del decodificador 4x16, y su tabla de verdad.

E E 0 A3 X

Seales de Entrada A2 X A1 X A0 X S0 0 S1 0 S2 0 S3 0 S4 0 S5 0 S6 0

Seales de Salida S7 0 S8 0 S9 0 S10 0 S11 0 S12 0 S13 0 S14 0 S15 0

Activadores:

E 1 1 1 1

A3 0 0 0 0

A2 0 0 0 0

A1 0 0 1 1

A0 0 1 0 1

S0 1 0 0 0

S1 0 1 0 0

S2 0 0 1 0

S3 0 0 0 1

S4 0 0 0 0

S5 0 0 0 0

S6 0 0 0 0

S7 0 0 0 0

S8 0 0 0 0

S9 0 0 0 0

S10 0 0 0 0

S11 0 0 0 0

S12 0 0 0 0

S13 0 0 0 0

S14 0 0 0 0

S15 0 0 0 0

Decodificador 01: habilitado cuando A3=0 Y A2=0

E 1 1 1 1

A3 0 0 0 0

A2 1 1 1 1

A1 0 0 1 1

A0 0 1 0 1

S0 0 0 0 0

S1 0 0 0 0

S2 0 0 0 0

S3 0 0 0 0

S4 1 0 0 0

S5 0 1 0 0

S6 0 0 1 0

S7 0 0 0 1

S8 0 0 0 0

S9 0 0 0 0

S10 0 0 0 0

S11 0 0 0 0

S12 0 0 0 0

S13 0 0 0 0

S14 0 0 0 0

S15 0 0 0 0

Decodificador 02: habilitado cuando A3=0 Y A2=1

E 1 1 1 1

A3 1 1 1 1

A2 0 0 0 0

A1 0 0 1 1

A0 0 1 0 1

S0 0 0 0 0

S1 0 0 0 0

S2 0 0 0 0

S3 0 0 0 0

S4 0 0 0 0

S5 0 0 0 0

S6 0 0 0 0

S7 0 0 0 0

S8 1 0 0 0

S9 0 1 0 0

S10 0 0 1 0

S11 0 0 0 1

S12 0 0 0 0

S13 0 0 0 0

S14 0 0 0 0

S15 0 0 0 0

Decodificador 03: habilitado cuando A3=1 Y A2=0

E 1 1 1 1

A3 1 1 1 1

A2 1 1 1 1

A1 0 0 1 1

A0 0 1 0 1

S0 0 0 0 0

S1 0 0 0 0

S2 0 0 0 0

S3 0 0 0 0

S4 0 0 0 0

S5 0 0 0 0

S6 0 0 0 0

S7 0 0 0 0

S8 0 0 0 0

S9 0 0 0 0

S10 0 0 0 0

S11 0 0 0 0

S12 1 0 0 0

S13 0 1 0 0

S14 0 0 1 0

S15 0 0 0 1

Decodificador 04: estar habilitado cuando A3=1 Y A2=1

Usaremos 4 decodificadores de 2x4 para las 16 salidas. Adems necesitaremos crear la lgica que se encargue de habilitar cada codificador.

E 0 1 1 1 1

S1 X 0 0 1 1

S0 X 0 1 0 1

E1 0 1 0 0 0

E2 0 0 1 0 0

E3 0 0 0 1 0

E4 0 0 0 0 1

Diseo Final del decodificador de 4x16 basado en 5 decodificadores de 2x1:

3. W 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 X 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 Y 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 Z 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 f 1 1 1 0 0 1 1 0 0 0 0 1 1 0 0 0

a) Construya el circuito lgico F usando un selector 16:1

b) Elabore el circuito lgico de F utilizando un selector 8:1

c) Haga un circuito Lgico de F empleando un selector 4:1 y bloques lgicos.