Vous êtes sur la page 1sur 24

Les architecture des processeurs

Historique : Hardward 1944 Mark 1946 ENIAC Organisation complexe P Mdp Mp P Md

Von Neuman 1945

Devenu un standard pour les architectures a utilisations gnerales ALU + shifter (add, sub, shift) oprations plus faciles raliser

Instr. Compl. ( x , / ) sont ralises par une srie de shift/ADD ou SUB dans ROM
Cours d Architectures avances
Master en informatique et telecommunications Faculte des Sciences Rabat

CISC
Prof. Ouadou M.

Les architectures des processeurs Principes de fonctionnement Larchitecture de type Von Neuman (1945) Caractristiques :

Linformation est code en binaire et reprsente par un ensemble de mots. Les instructions et les donnes sont codes de la mme faon et sont dans la mme mmoire. Les mots dans la mmoire se distinguent par leurs adresses. Lutilisation dun seul bus pour le transfert des donnes.
Cours d Architectures avances
Master en informatique et telecommunications Facult des Sciences Rabat

Prof. Ouadou M.

Les architectures des processeurs Principes de fonctionnement Larchitecture de type Von Neumann (1945) Caractristiques :

Lalgorithme pour rsoudre le problme est ralis sous forme de programme. Le programme est une suite des instructions. Lexcution squentielle des instructions.
* * * * * Extraction de linstruction; Dcodage de linstruction; extraction des oprandes; Excution de lopration; Stockage du rsultat.

Cours d Architectures avances

Master en informatique et telecommunications Facult des Sciences Rabat

Prof. Ouadou M.

Larchitecture Von Neumann


Bus unique

Unit de commande

Mmoire Programme + Donnes

ALU

UP

UP

UP
Cours d Architectures avances

UP
Master en informatique et telecommunications Facult des Sciences Rabat

Prof. Ouadou M.

Les architectures des processeurs Principes de fonctionnement


Dfinitions :

Instruction: ensemble de micro- oprations ralises un instant donn effectuant une opration spcifique.

Micro- opration: une des actions ralise au niveau du processeur lors de lexcution dune instruction.

Cours d Architectures avances

Master en informatique et telecommunications Facult des Sciences Rabat

Prof. Ouadou M.

Les architectures des processeurs Principes de fonctionnement


Plusieurs catgories darchitectures Von Neumann selon la manire dadressage spcifie dans linstruction. COP

COP

Adr. Oprande 1

COP

Adr. Oprande 1 Adr. Oprande 2

COP

Adr. Oprande 1 Adr. Oprande 2

Adr. rsultat

COP

Adr. Oprande 1 Adr. Oprande 2

Adr. rsultat

Adr. Instr. Suiv.


Prof. Ouadou M.

Cours d Architectures avances

Master en informatique et telecommunications Facult des Sciences Rabat

Le processeur
Unit centrale de traitement CPU

Mmoire centrale
Dispositif de slection dadresse

Adr oprande

Reg Adr Reg Mot Mot mmoris Adr instruction CO RI

Unit de commande
Horloge

Dcodeur
oprandes Squenceur de commandes

Reg dtat

Unit de calcul
Rsultat

Unit arithmtique et logique Registres

Cours d Architectures avances

Master en informatique et telecommunications Facult des Sciences Rabat

Prof. Ouadou M.

Lunit centrale de traitement


Lunit de commande soccupe de grer lexcution dun programme.
A Deux registre importants : 1 Le registre dinstruction ( RI ) : contient linstruction en cours dexcution. 2 Le compteur ordinal ( PC ) : contient toujours ladresse de la prochaine instruction excuter. Il est automatiquement incrment (taille).

Cours d Architectures avances

Master en informatique et telecommunications Facult des Sciences Rabat

Prof. Ouadou M.

Le cycle de lexcution des instructions

RA

Mmoire

RM

CO (PC)

RI

Dcodeur

Horloge

Squenceur de commandes
Les microcommandes

Cours d Architectures avances

Master en informatique et telecommunications Facult des Sciences Rabat

Prof. Ouadou M.

B Dcodeur et squenceur de commandes :

1 Le dcodeur est un dispositif de dcodage des instructions. Cest un circuit combinatoire qui permet partir du champ du code opration de linstruction de gnrer les diffrents signaux ncessaires lentre du squenceur.

2 Le squenceur de commande est un circuit squentiel qui active les Circuits ncessaires lexcution de linstruction en cours. Cette unit a besoin des signaux dune horloge pour enchaner les commandes

Cours d Architectures avances

Master en informatique et telecommunications Facult des Sciences Rabat

Prof. Ouadou M.

Squenceur cbl : ralis entirement base de logique combinatoire et de la logique squentielle

I N S T R U C T I O N

Cop

Dcodeur
Squenceur

O P E R A N D E S

Horloge

+ Plus rapide
Cours d Architectures avances

- Complexit de ralisation
Master en informatique et telecommunications Facult des Sciences Rabat

Prof. Ouadou M.

Squenceur micro programm : ralis entirement base dune mmoire ROM de pagination et de microprogrammation. Ncessite un compteur ordinal pour la lecture squentielle des micro commandes partir de la mmoire de microprogrammes. + simple raliser

- Moins rapide

Cours d Architectures avances

Master en informatique et telecommunications Facult des Sciences Rabat

Prof. Ouadou M.

Cop

Oprandes

La micro programmation

ROM de pagination

Compteur ordinal de microprogrammes

Mmoire de microprogrammes

micro-instruction

Signaux de commande
Cours d Architectures avances
Master en informatique et telecommunications Facult des Sciences Rabat

Prof. Ouadou M.

Lunit arithmtique et logique


Lunit de commande

Autres reg.
R1

Registre gnraux
Rn

M Rg. dtat M

ALU
Rg. rsultat

M Acc A
Cours d Architectures avances

M Acc B
Master en informatique et telecommunications Facult des Sciences Rabat

Prof. Ouadou M.

Les registres

- Les registres arithmtiques (Acc) - Les registres de base et dindex - Les registres banaliss - Le registre dtat (PSW) - Autres registres comme : Rgs dcalage (shift reg) Rgs pour op. VF

Cours d Architectures avances

Master en informatique et telecommunications Facult des Sciences Rabat

Prof. Ouadou M.

Le registre dtat (PSW)


Indique ltat du systme aprs opration arithmtique ou logique Les bits (drapeaux, flags) : indiquent ltat dune condition particulire dans le CPU
C V Z N I

C : Carry flag , Retenue V : Overflow flag , Dpassement de capacit Z : Zero N : Negative I : Interrupt mask
Cours d Architectures avances
Master en informatique et telecommunications Facult des Sciences Rabat

Prof. Ouadou M.

Les modes dadressage


Pour faciliter la programmation, les fabricants offrent toute une gamme de mthodes pour adresser les oprandes. Le format des instructions prvoit un champ dans le Cop dont les bits indiquent le mode choisi.

Adressage direct Adressage indirect Adressage immdiat Adressage implicite Adressage index Adressage bas Adressage relatif Une combinaison des modes

Ad. effective Ad. De lAd


(plusieurs niveaux)

loprande lui mme Indiqu dans le Cop Ad=Champ Ad + Rgx Ad=Champ Ad + Rgb Ad=Champ Ad + CO

Cours d Architectures avances

Master en informatique et telecommunications Facult des Sciences Rabat

Prof. Ouadou M.

Le registre pointeur de pile SP Stack pointer

# La pile est une zone de stockage organis en LIFO. # Le SP est un registre contenant le niveaux de remplissage de la pile. # 2 oprations fondamentales : PUSH PULL

Cours d Architectures avances

Master en informatique et telecommunications Facult des Sciences Rabat

Prof. Ouadou M.

Le registre pointeur de pile SP Stack pointer * La pile est une structure dynamique. * La pile conserve lordre de lexcution des vnements. * En arithmtique la pile garde les op. et les rs. Int. * En appel des sous-routines la pile garde ladresse de retour. * En traitement des interruptions la pile garde ltat du Processeur. * En appel aux procdures la pile est utilis pour la Passation des paramtres.
Cours d Architectures avances
Master en informatique et telecommunications Facult des Sciences Rabat

Prof. Ouadou M.

Les mmoires

Dans un ordinateur deux caractristiques essentielles : La vitesse de traitement Capacit de mmorisation

Une mmoire : dispositif capable denregistrer, de concerver et de restituer des informations codes en binaire.

La mmoire se caractrise par sa capacit, son le temps daccs et son cot par bit

Cours d Architectures avances

Master en informatique et telecommunications Facult des Sciences Rabat

Prof. Ouadou M.

Hirarchie des niveaux de mmoires


Cot / bits

Rg CPU

Antmmoire Mmoire centrale

Mmoire dappui Mmoires auxiliaires


Temps daccs

Capacit

Cours d Architectures avances

Master en informatique et telecommunications Facult des Sciences Rabat

Prof. Ouadou M.

Bus Processeur
M. cache

UC
Bus interne

Portes

Mmoire centrale 3

ALU

1
Registres

Contrleurs De priphriques

MP

4
Mmoire dappui

5
MP

Cours d Architectures avances

Master en informatique et telecommunications Facult des Sciences Rabat

Prof. Ouadou M.

Classification par mode daccs

Mmoires accs squentiel Mmoires accs semi squentiel Mmoires accs alatoire Mmoires accs par le contenu : Mmoire associative

Cours d Architectures avances

Master en informatique et telecommunications Facult des Sciences Rabat

Prof. Ouadou M.

Mmoires accs par le contenu ou Mmoire associative