Vous êtes sur la page 1sur 16

Junturas MOS (Metal Oxido Semiconductor)

Las junturas MOS son la base de los dispositivos semiconductores mas modernos. En principio el capacitor MOS es una pieza de estudio importante. Dado que genricamente se usa como aislante (insulator) el SiO2 (Dixido de Silicio), se habla de de estructuras MOS (Metal Oxido Semiconductor) aunque tambin se denominan MIS (Metal Insulator Semiconductor).

El capacitor ideal MOS

d: es el espesor del aislante, tambin llamado V (o ) es el voltaje aplicado al metal.

en otras literaturas tcnicas

Por convencin si el positivo se aplica al metal, es polarizacin directa. El metal es llamado Gate (compuerta) ya que ser el nombre del electrodo del transistor MOSFET cuando esta estructura MOS sea la base del mismo. El Metal: puede ser Aluminio o un semiconductor degenerado o semimetal (Silicio Policristalino). El Aislante (Insulator): puede ser SiO2 (Dioxido de Silicio) . El Semiconductor : Silicio (tipo p o tipo n).

Diagramas de Energa de la estructura MOS


En forma separada, se muestran los niveles de energa en el metal (aluminio en este caso), xido y semiconductor:

Evaco (vacuum level): nivel del electrn en el vacio, justo en la superficie del material, all est libre, sin velocidad = potencial de extraccin q = funcin trabajo del material (energa necesaria para sacar un electrn del Ef del material y llevarlo a Evacio (nivel de vaco) qm = funcin trabajo del metal qs = funcin trabajo del semiconductor En realidad en los semiconductores los electrones estn en la banda de conduccin por lo que se usa : afinidad electrnica ( para el aislante, para el semiconductor) Para simplificar se elije un metal y un semiconductor tales que m = s , donde s = + q + y con lo cual ms = m s = 0

es el desnivel energtico entre Ei y Ef (tambin llamado i potencial intrnseco de Fermi) es el desnivel energtico entre Ef y Ev

Al formar la estructura MOS aparecen las siguientes situaciones: a) = 0 (Juntura MOS en cortocircuito) Banda Plana (Flat Band) : es la condicin de equilibrio trmico, no hay cargas, no hay campo, no hay corrientes.

Importante: Idealmente el capacitor MOS tiene las siguientes caractersticas: Bajo cualquier condicin de polarizacin slo hay cargas en el metal y el semiconductor. No hay cargas atrapadas en las interfaces ni en el xido. Bajo cualquier polarizacin de contnua no hay transporte de portadores travs del aislante. La resistividad del aislante es infinita. 0 , Polarizacin del capacitor MOS (con semiconductor tipo p en este caso)

b)

Acumulacin (

<0)

Deplecin (

>0)

Inversin (

>

Acumulacin: es negativa. El nivel de Fermi del metal se eleva respecto al Ef del Semiconductor y en este ltimo las bandas se curvan hacia arriba en la cercana del xido y Ev se acerca a Ef, esto causa una acumulacin de portadores mayoritarios (lagunas ya que es material tipo p) cerca del xido. Tambin se puede ver como que las lagunas son atradas hacia la interfase con el xido por el negativo del Gate. Aparece una cantidad de igual cantidad de carga negativa en el lado metal del capacitor para mantener la neutralidad. Deplecin: es positiva y pequea. El nivel de Fermi del metal desciende respecto al Ef del Semiconductor y en este las bandas se curvan hacia abajo en la cercana del xido y Ev se aleja de Ef, esto causa un vaciado (deplecin) de portadores mayoritarios (lagunas) cerca del xido. Tambin se puede ver como que las lagunas son repelidas de la interfase con el xido por el positivo del Gate. Aparece una cantidad de igual cantidad de carga positiva en el lado metal del capacitor para mantener la neutralidad. Inversin: si el valor de positivo se incrementa, aumenta la regin de vaciado de lagunas y tambin la presencia de carga negativa en esa zona cercana al xido. Esto se mantiene hasta que las bandas se curvan tanto hacia abajo (en la cercana del xido) que Ei se vuelve menor que Ef . Cuando esto sucede todas las lagunas se retiraron de las inmediaciones de la interface con el xido y all ahora hay muchos mas electrones en banda de conduccin que lagunas en banda de valencia. Se ha producido la inversin de la naturaleza del material en esa zona prxima al xido. Tener en cuenta que esto no se produjo por dopaje sino por la aplicacin de un campo elctrico. La carga negativa en el semiconductor est formada no slo por electrones en la banda de conduccin sino por impurezas aceptoras ionizadas . Y nuevamente aparece una cantidad de igual cantidad de carga positiva en el lado metal del capacitor para mantener la neutralidad. La inversin comienza cuando Ei = cruza Ef .

Si la concentracin de electrones en la superficie prxima al xido permanece pequea se conoce como inyeccin dbil. Si se incrementa de manera tal que la concentracin de electrones iguala o an supera a la de lagunas en equilibrio trmico, se llega a una inversin fuerte. Con 0, el nivel de Fermi (Ef) aparece quebrado en el xido ya que al no haber portadores vara bruscamente. Y en el metal y el semiconductor permanece horizontal al no existir corriente.

Efectos capacitivos en la estructura MOS


Cuando se aplica una tensin parte de esta aparece como una cada de potencial a travs del xido (Vox) y el resto aparece como un potencial s en el silicio :

La condicin prctica para que haya un canal til es que s > 2 donde s es el potencial superficial de Fermi y es el potencial intrnseco de Fermi = =Cox = : capacidad por unidad de rea en el xido ; : espesor de capa de xido + s

Cox permanece constante para un dado espesor del xido Como se deduce del dibujo = Qs. El signo Qs es porque la carga en el metal es siempre igual pero de signo opuesto a la carga en el semiconductor. Si es negativa +Qs, si es positiva -Qs

Suponemos que no hay cargas atrapadas en el xido ni en la interfase xidosemiconductor.

: carga total por unidad de rea inducida en el semiconductor.

: Carga en la zona de inversin . Carga en la zona de deplecin C: capacidad total del MOS = Al variar Csi = , vara y eso provoca un efecto capacitivo en el Semiconductor (Csi ) donde = +

: Capacidad de la zona de deplecin, depende de los portadores mayoritarios del semiconductor (lagunas por ser Si tipo p) que responden bien a las frecuencias bajas y altas. : Capacidad de la zona de inversin, depende de los portadores minoritarios (electrones en este caso) que responden slo a seales de baja frecuencia.

Cox y Csi estn conectadas en serie por lo cual:

Curvas C-V ideales del MOS:


Las caractersticas C-V del capacitor MOS son una herramienta poderosa para el especialista en dispositivos, ya que revelan la naturaleza interna de la estructura y permiten identificar desvos respecto al comportamiento ideal tanto en el xido como en el semiconductor. Durante la fabricacin de los dispositivos es habitual el control de las caractersticas C-V. En los capacitores MOS hay varias curvas C-V dependiendo de la polarizacin y de la frecuencia de la seal aplicada. Para un dado espesor del aislante (d), el valor de Cox es constante y corresponde a la mxima capacidad del sistema. Pero la capacidad de semiconductor Csi no slo depende de la polarizacin ( o s) sino que es funcin de la frecuencia de medicin. La principal diferencia ocurre en rgimen de inversin, especialmente en inversin fuerte. Anlisis en Baja Frecuencia : a) Acumulacin: cuando (V en el grfico) es negativa el capacitor MOS est en acumulacin y la Csi es muy elevada por lo que la Ctotal ~ Cox. b) Flat Band: Si =0 el MOS est prcticamente en Flat Band entonces C= donde es un poco menor que Cox.

donde Csi =

con Ld : Longitud de Debye semiconductor se

c) Deplecin: si

es ligeramente positiva, las lagunas del

empiezan a escapar de la zona cercana al xido y Csi= de la zona de deplecin.

donde Wd es el ancho

Entonces el ancho de la zona de deplecin acta como un dielctrico en la superficie del semiconductor en serie con el xido y la capacidad total contina disminuyendo. d) Inversin: si sigue aumentando llegar un punto donde C deja de disminuir (llega a Cmin), es cuando ocurre la inversin. Una vez que la capa de inversin se forma , la Ctotal empieza a crecer ya que la Csi depende mucho mas de la carga de la capa de inversin que de la carga de la zona de deplecin. Con bajas frecuencias de la es la curva (a). aplicada , C total rpidamente alcanza el valor de Cox

Anlisis en Alta Frecuencia: El anlisis anterior asume que la carga de la capa de inversin (portadores minoritarios) es capaz de seguir las variaciones de la seal alterna aplicada . Esto es cierto si la frecuencia de la seal aplicada f es f 1/ tiempo de respuesta de portadores minoritarios Para f > 100 Hz la carga de la capa de inversin no responde a las variaciones de la seal de alterna, slo la carga de la zona de deplecin (portadores mayoritarios) puede responder a la seal alterna por lo tanto : Csi ~ Cdeplecin y CCmin y la curva para alta frecuencia es la curva (c ). En caso de frecuencias intermedias influyen en Csi tanto Cinversin como Cdeplecin y la curva es la (b). Si no se forma la capa de inversin y es positiva, de manera de estar en deplecin profunda, la capacidad C cae por debajo de la Cmin hasta que la aceleracin por impacto tiene lugar y puede haber ruptura del Semiconductor, es la curva (d).

La deplecin profunda no es una condicin estable, si un capacitor MOS es llevado a ese estado, su capacidad gradualmente se incrementar hacia Cmin hasta que los portadores minoritarios generados trmicamente reconstruyan la capa de inversin y restablezcan el el estado de equilibrio. El tiempo que le lleva al capacitor MOS recobrarse de la deplecin profunda y volver al estado de equilibrio (ir de curva d a curva c) se denomina Tiempo de Retencin y es un buen indicador de la densidad de defectos en la oblea de Silicio usada para la fabricacin de los dispositivos.

Conclusin: En acumulacin ( < 0), es de esperar que la Cideal de la juntura MOS sea aprox. constante e igual a Cox . Con = 0 , Cideal disminuye un poco (Cfb). Cuando > 0 que decrezca en la zona de vaciamiento y: a) En bajas frecuencia que vuelva a ser constante y mxima de nuevo cuando > 0 ya dentro de la zona de inversin.. b) En Frecuencias altas Cideal en inversin se mantiene constante en Cmin.

El Capacitor MOS NO IDEAL - Efectos que alteran las curvas C-V


Efectos de la funcin trabajo y de la deplecin en el Metal 1) Funcin trabajo y tensin de Flat Band en el metal (Gate): Hasta aqu vimos un capacitor MOS ideal, sin carga en el xido y sin diferencias entre la funcin trabajo del metal y la del semiconductor, sin embargo en la prctica m s y adems con =0 hay un campo elctrico 0 en el xido, con una ligera curvatura en las bandas del semiconductor como se ve en la fig. (a):

Como consecuencia de esto, con =0, Ef metal ~ Ef semic. y Evaco semic. > Evaco metal, es decir no se cumple la condicin terica de banda plana. El campo en el xido acelera los electrones hacia el metal (gate) y al mismo tiempo las bandas en el semiconductor se curvan hacia abajo (deplecin) de manera de producir un campo en el semiconductor en la misma direccin que en el xido. Para restablecer la condicin de Flat Band y contrarrestar la ddp interna se debe aplicar al metal (gate) una tensin negativa igual a la diferencia entre m y s, (ms ) ,como se ve en la fig. (b) Debido a esto, el punto de Banda Plana estar desplazado lateralmente ms segn el eje de tensin como se ve en la figura :

2) Efecto de la contaminacin (dopaje) en el metal (gate):

Dado que como metal se usa un semiconductor degenerado o semimetal (Silicio Policristalino normalmente), si el mismo no est fuertemente dopado aparecen en l efectos de deplecin. Esto provoca la aparicin de una capacidad adicional en serie con Cox que contribuye a reducir la carga en la capa de inversin y degradar la transconductancia del MOSFET. Con lo que nos quedara:

donde Cp = Capacidad de la zona de deplecin en el gate. A mayor concentracin de impurezas en el metal menor efecto de deplecin en el gate y Cox Cox mxima como se ve en la figura prxima:

Efecto de la carga en el xido y en la interfase xido-semiconductor Hasta aqu asumimos que el Si es un aislante ideal, sin carga en el mismo y sin intercambio de cargas con el semiconductor. En realidad no hay neutralidad completa entre el Si

y el Si; se pueden presentar:

cargas mviles ionizadas. electrones y lagunas atrapados en la capa de xido. cargas fijas inducidas en el xido durante el proceso de fabricacin cargas atrapadas en los llamados estados superficiales en la interfase Si

-Si

Veamos la influencia de cada una de ellas:

Influencia de las cargas mviles ionizadas: Son iones positivos de Potasio ( ) y Sodio ( ) introducidos durante el proceso de fabricacin, reducen la movilidad de los portadores en el canal de los MOSFETs al acercarse a la superficie del semiconductor. Influencia de electrones y lagunas atrapados en la capa de xido: Son pares electrnlaguna generados en el xido p.e. por radiacin ionizante durante la fabricacin de circuitos VLSI o introducidos en el xido por efecto tunel o inyeccin de portadores calientes (hot carriers).

Influencia de cargas fijas inducidas en el xido durante el proceso de fabricacin: Son cargas positivas localizadas en el xido cerca de la interfase con el semiconductor. Dispersan a los portadores reduciendo la movilidad de los mismos en el canal de los MOSFETs Influencia de cargas atrapadas en los llamados estados superficiales en la interfase xido-semic.: Existen estados con energa permitida en la banda prohibida del semiconductor localizados en la interfase con el xido, all, pueden quedar atrapados electrones y lagunas. Esto provoca un efecto capacitivo adicional cuyo resultado es reducir la movilidad de los portadores del canal, equivalente a una reduccin de la corriente de conduccin en los MOSFETs. Tambin estos estados superficiales provocan la aparicin de centros de generacin recombinacin que provocan corrientes de fuga. Una post-metalizacin de hidrgeno o una inmersin en un ambiente de hidrgeno a 400 C minimiza la densidad de estos estados.

Efecto de las trampas de interfase y de la carga del xido en la caractersticas de los dispositivos Estas cargas en el xido y en la interfase con el semiconductor tienen 3 efectos importantes en las caractersticas de los dispositivos. 1) las cargas en el xido o en la interfase al interactuar con las cargas en el silicio cerca de la superficie provocan cambios en la distribucin de carga en el silicio y en el potencial superficial s. Esto provoca cambios en la tensin de Gate ( ) , recordar que = + s 2) Dado que la densidad de cargas atrapadas en la interfase cambia con los cambios en el potencial superficial aparece un efecto capacitivo adicional en paralelo con Csi , entonces la C total queda:

donde Cti = Capacidad de las trampas en la interfase 3) Las trampas de interfase pueden actual como centros de generacinrecombinacin los cuales causan la disminucin del tiempo de vida medio de los minoritarios trayendo problemas donde los dispositivos necesitan tiempos de vida considerables por lo cual se trata de minimizar la densidad de estados superficiales durante la fabricacin de los dispositivos. Tambin las trampas de interfase contribuyen a la aparicin de efecto tunel banda a banda especialmente cuando los campos a travs de la juntura p-n son elevados provocando aumento de la corriente de fuga.

Efecto del Campo Elctrico Elevado El campo elctrico elevado acelera los portadores aumentando su energa promedio; cuando el aumento del campo es considerable ocurren una serie de fenmenos fsicos que tiene gran importancia en los dispositivos construidos mediante tcnicas de VLSI. Estos fenmenos se pueden resumir en: a) Ionizacin por impacto y ruptura por avalancha: La clsica avalancha de portadores con la juntura p-n polarizada en inversa. La tensin de ruptura en los MOSFETs se calcula experimentalmente ya que la relacin entre velocidad de ionizacin y perfiles de dopaje no se conoce con exactitud. b) Efecto Tunel banda a banda: Si la tensin inversa en una juntura p-n provoca un campo de V/cm. puede aparecer un significante efecto tunel desde la B.Val. lado p a la B.cond. lado n.

En el scaling (reduccin del tamao al integrar por VLSI) de los MOSFETs aumenta la contaminacin y los perfiles de la juntura son mas abruptos con lo cual aumenta la probabilidad de efecto tunel (tunneling) . Esto provoca aumento de las corrientes de fuga y es un problema especialmente en la fabricacin de memorias DRAM (Dinamic Random Access Memory) donde las corrientes de fuga deben ser muy bajas. c) Efecto Tunel dentro y a travs del xido: Si es positiva y elevada, puede haber efecto tunel de los electrones de la capa invertida del semiconductor dentro y a travs de la capa de xido y as elevar la corriente de gate. En forma similar si es negativa y elevada puede haber efecto tunel desde el metal dentro y a travs de la capa de xido y tambin elevar la corriente de gate. d) Inyeccin de portadores calientes (hot carriers) del semic. al xido: Si la regin de campos elctricos elevados se localiza cerca de la interfase SiO2-Si, algunos electrones y lagunas pueden adquirir la suficiente energa como para vencer la barrera de la interfase y penetrar en el xido. En general los electrones por tener menor masa efectiva tienen mas probabilidad de pasar al xido que las lagunas. e) Altos campos en diodos de compuerta: En los diodos de compuerta los campos elctricos elevados provocan aumento en las corrientes de fuga. f) Ruptura dielctrica: Los campos elctricos elevados pueden provocar la ruptura de la capa de xido. La misma puede ser abrupta (violenta) o gradual. Es mas importante en los dispositivos basados en CMOS .