ESCUELA POLITCNICA NACIONAL ESFOT E/M LABORATORIO DE CIRCUITOS LGICOS NOMBRE: AMENDAO LUIS GRUPO: MT-3 FECHA: Martes

s 24 Agosto 2012 INFORME A LA PRCTICA N 2 TEMA: CIRCUITOS COMBINACIONALES CON COMPUERTAS LGICAS

MARCO TERICO: Los circuitos combinacionales se construyen ms a menudo con compuertas NAND o NOR, que con compuertas AND y OR debido a que son ms comunes desde el punto de vista de hardware en la forma de circuitos integrados. La compuerta NAND se dice que es una compuerta universal porque cualquier sistema digital puede implementarse con ella. NOT AND y OR Implementadas con compuertas NAND

Una forma conveniente de implementar un circuito combinacional con compuertas NAND es obtener las funciones booleanas simplificadas en trminos de AND, OR y NOT y convertir las funciones en la lgica NAND. La conversin de la expresin algebraica para operaciones AND, OR y NOT en operaciones NAND, por lo comn es bastante complicada debido a que implica un gran nmero de aplicaciones del teorema de De Morgan. Esta dificultad se evita por el uso de simple manipulaciones de circuito las siguientes simples reglas: 1. Dibujar el diagrama lgico con compuertas AND, OR y NOT a partir de la expresin algebraica 2. Dibujar un segundo diagrama lgico con la lgica NAND equivalente para cada compuerta AND, OR y NOT 3. Eliminar del diagrama cualquiera dos inversores en cascada ya que la inversin doble no realiza una funcin lgica.

CIRCUITOS DIGITALES CON COMPUERTAS NOR La funcin NOR es dual a la funcin NAND. Por esta razn, todos los procedimientos para la lgica NOR forman un dual de los procedimientos y reglas correspondientes desarrollados para la lgica NAND. La compuerta NOR se dice que es una compuerta universal porque cualquier funcin booleana puede implementarse con ella.

El procedimiento de diagrama de bloques para implementar funciones booleanas con compuertas NOR es similar al procedimiento para compuertas NAND: 1. Dibujar el diagrama lgico con compuertas AND, OR y NOT a partir de la expresin algebraica 2. Dibujar un segundo diagrama lgico con la lgica NOR equivalente para cada compuerta AND, OR y NOT 3. Eliminar del diagrama cualquiera dos inversores en cascada ya que la inversin doble no realiza una funcin lgica. Ejemplo de Implementacin de un Circuito Lgico con Compuertas NAND

1.-

Implementar la

funcin EXOR de 2 entradas con compuertas bsicas. Comprobar y verificar la tabla de verdad.

A B 74LS86N F

Diagrama lgico
TABLA DE VERDAD
A 74LS04N 74LS08N F 74LS32N B 74LS04N 74LS08N

A 0 0 1 1

B 0 1 0 1

F 0 1 1 0

Diagrama Circuital
5V

5.7k

5.7k
1A VCC 1Y 6A 2A 6Y 2Y 5A 3A 5Y 3Y 4A GND 4Y 1A VCC 1B 4B 1Y 4A 2A 4Y 2B 3B 2Y 3A GND 3Y 1A VCC 1B 4B 1Y 4A 2A 4Y 2B 3B 2Y 3A GND 3Y

74LS04N

74LS08N

74LS32N

2.- Implementar la compuerta NAND de 4 entradas con compuertas NAND de 2 entradas

Diagrama lgico

TABLA DE VERDAD

A B C 74LS00N D 74LS00N 74LS00N 74LS00N 74LS00N F

A 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1

B 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1

C 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1

D 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

F 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0

Diagrama Circuital
5V

5.7k

5.7k 5.7k 5.7k

1A VCC 1B 4A 1Y 4B 2A 4Y 2B 3A 2Y 3B GND 3Y

1A VCC 1B 4A 1Y 4B 2A 4Y 2B 3A 2Y 3B GND 3Y

74LS00N

74LS00N

3.- Implementar la compuerta NOR de 5 entradas con compuertas NOR de 2 entradas TABLA DE VERDAD A B C D E F 0 0 0 0 0 1 0 0 0 0 1 0 0 0 0 1 0 0 0 0 0 1 1 0 0 0 1 0 0 0 0 0 1 0 1 0 0 0 1 1 0 0 0 0 1 1 1 0 0 1 0 0 0 0 0 1 0 0 1 0 0 1 0 1 0 0 0 1 0 1 1 0 0 1 1 0 0 0 0 1 1 0 1 0 0 1 1 1 0 0 0 1 1 1 1 0 1 0 0 0 0 0 1 0 0 0 1 0 1 0 0 1 0 0 1 0 0 1 1 0 1 0 1 0 0 0 1 0 1 0 1 0 1 0 1 1 0 0 1 0 1 1 1 0 1 1 0 0 0 0 1 1 0 0 1 0 1 1 0 1 0 0 1 1 0 1 1 0 1 1 1 0 0 0 1 1 1 0 1 0 1 1 1 1 0 0 1 1 1 1 1 0

Diagrama lgico

A 74LS02N B C 74LS02N D 74LS02N E 74LS02N 74LS02N 74LS02N 74LS02N F

Diagrama circuital

5V

5R x 5.7k

1Y VCC 1A 4Y 1B 4B 2Y 4A 2A 3Y 2B 3B GND 3A

1Y VCC 1A 4Y 1B 4B 2Y 4A 2A 3Y 2B 3B GND 3A

74LS02N

74LS02N

Conclusiones: Se debe tener muy en cuenta la distribucin de pines del CI SN74LS02, ya que se diferencia del resto de circuitos integrados de compuertas lgicas. Se recomienda que primeramente los integrados, as como los deepswitch sean correctamente aterrizados al momento de armar los circuitos; caso contrario, existirn problemas en la visualizacin de los resultados.

ESCUELA POLITECNICA NACIONAL ESCUELA DE FORMACION DE TECNLOGOS / ELECTROMECNICA LABORATORIO DE CIRCUITOS LGICOS PRCTICA #2 TEMA: CIRCUITOS COMBINACIONALES CON COMPUERTAS LGICAS

GRUPO: MT-3 INTEGRANTES:

AMENDAO LUIS SALCEDO CAROLINA

FECHA DE REALIZACIN: 30-08-2012 FECHA DE ENTREGA: 04-09-2012