Tema03.Circuitos Combinacionales PDF

Circuitos combinacionales
Luis Entrena, Celia Lpez, Mario Garca, Enrique San Milln
Universidad Carlos III de Madrid
Circuitos combinacionales y secuenciales

l
Combinacionales:
Salida depende slo de
la entrada Ejemplo: sumador de dos operandos

A
+
S=A+B
Secuenciales:
Salida depende de las

entradas y del estado Ejemplo: sumador acumulador
+
Reg. Acum.
S=S+A
Luis Entrena, Celia Lpez, Mario Garca, Enrique San Milln. Universidad Carlos III de Madrid, 2008 2
ndice
l l l l l
Codificadores Decodificadores Multiplexores Demultiplexores Comparadores
l l l l
Funcionalidad Implementacin Asociacin Uso para implementacin de funciones Utilidad
Luis Entrena, Celia Lpez, Mario Garca, Enrique San Milln. Universidad Carlos III de Madrid, 2008
1. Codificadores
l
Definicin:
Circuito combinacional
que permite transformar un nivel activo en una de sus entradas en un valor codificado
Ejemplo: teclado numrico

binaria (4 bits)
Entradas: dgitos 0-9 Salidas: codificacin
0 0 0 0 0 1 0 0 0 0
E0 E1 E2 E3 E4 E5 E6 E7 E8 E9
S3 S2 S1 S0
0 1 0 1
Activar E5 => S= 0101 (=5)

Codificadores sin prioridad

l
Caractersticas
errnea.
3 2 1 0 8 4 2 1
Suponen que slo una entrada puede estar activa Si se activan varias entradas a la vez, la salida puede ser S =E +E S =E +E +E +E S =E +E +E +E S =E +E +E +E +E
9 5 3 3 6 6 5 7 7 7
Funciones lgicas
Entrada activa
S3S2S1S0
Problemas:
E1 y E4 activas dan resultado 5 Ninguna entrada activa da resultado 0
E0 E1 E2 E3 E4 E5 E6 E7 E8 E9
0000 0001 0010 0011 0100 0101 0110 0111 1000 1001
5
Ejemplo: codificador 4:2 sin prioridad

l
M:N M entradas, N salidas EO: Enable Output
COD4:2
E0 E1 E2 E3
E3 0 0 0 1 0 E2 0 0 1 0 0 E1 0 1 0 0 0 E0 1 0 0 0 0
Sirve para diferenciar el caso de
S1 S0 EO
S1 S0 EO 0 0 1 1 0 X 0 1 0 1 0 X 0 0 0 0 1 X
6
activarse E0 y el de que no haya nada activo Tambin sirve para asociar varios codificadores
Casos no contemplados
Cualquier combinacin de
activacin mltiple Las salidas son indiferentes
Resto de casos
Ejemplo: codificador 4:2 sin prioridad

E3 0 0 0 1 0 E2 0 0 1 0 0 E1 0 1 0 0 0 E0 1 0 0 0 0 S1 0 0 1 1 0 X S0 EO 0 1 0 1 0 X 0 0 0 0 1 X
E1E0 E3E2 E1E0 E3E2
00 01 11 10 0 1 X 1 0 X X X X X X X 0 X X X
S1 = E2 + E3
00 01 11 10
Resto de casos
E1E0 E3E2
00 01 11 10 1 0 X 0 0 X X X X X X X 0 X X X
EO = E3 E2 E1 E0
00 01 11 10 0 0 X 1 0 X X X X X X X 1 X X X
S0 = E1 + E3
00 01 11 10
00 01 11 10
Codificadores con prioridad

l
Caractersticas
Si se activan varias entradas a la vez, dan prioridad a una

de ellas Prioridad:
Al bit ms significativo: se da prioridad a la entrada mayor
Si se activan E1 y E5, el resultado es 5 Al bit menos significativo: se da prioridad a la entrada menor Si se activan E1 y E5, el resultado es 1
Ejemplo: codificador 4:2 con prioridad al ms significativo

l l l
M:N M entradas, N salidas EO: Enable Output EI E: Enable Input o Enable . Habilitacin
COD4:2
E0 E1 E2 E3 EI S1 S0 EO
Sirve para habilitar:
Junto con EO tambin sirve para

asociar varios codificadores
0 (deshabilitado) implica que las salidas valen 0 1 (habilitado) indica funcionamiento normal
EI E3 E2 E1 E0 S1 S0 EO 0 1 1 1 1 1 X 0 0 0 0 1 X 0 0 0 1 X X 0 0 1 X X X 0 1 X X X 0 0 0 0 1 1 0 0 0 1 0 1 0 1 0 0 0 0
Ejemplo: codificador 4:2 con prioridad al ms significativo

EI E3 E2 E1 E0 S1 S0 EO 0 1 1 1 1 1 X 0 0 0 0 1 X 0 0 0 1 X X 0 0 1 X X X 0 1 X X X 0 0 0 0 1 1 0 0 0 1 0 1 0 1 0 0 0 0
E1E0 E3E2
Recordatorio
X en las salidas X en el diagrama X en las entradas mltiples casos

E1E0 E3E2
E1E0 E3E2
00 01 11 10 0 1 1 1 0 1 1 1 0 1 1 1 0 1 1 1
00 01 11 10 0 0 1 1 0 0 1 1 1 0 1 1 1 0 1 1
00 01 11 10 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
00 01 11 10
00 01 11 10
00 01 11 10
S1 = EI ( E2 + E3 )
S0 = EI ( E1 E2 + E3 )
EO = EI ( E3 E2 E1 E0 )
10
Asociacin de codificadores: COD8:3 con dos COD 4:2

l
Se encadenan los EI y EO Cuando un COD est activo (EI= 1 ) y no tiene ninguna entrada activa, activa al siguiente COD (EO= 1 ).
COD4:2
E4 E5 E6 E7 1 E0 E1 E2 E3 EI S1 S0 EO
S1
S0
COD4:2
E0 E1 E2 E3 E0 E1 E2 E3 EI S1 S0 EO
S2
EO
11
Utilidad de los codificadores

l
Sensores de piso de un ascensor

en un piso
Codifican cada sensor al nmero de piso No necesita prioridad, ya que el ascensor slo puede estar Codifica el valor de la tecla pulsada Necesita prioridad, ya que se pueden pulsar varios botones
a la vez
Botonera
12
2. Decodificadores
l
Definicin:
Circuito combinacional que transforma un valor codificado

DEC2:4
0 1 E 0 1 2 3
E E1 E0 S3 S2 S1 S0 0 1 1 1 1 X 0 0 1 1 X 0 1 0 1 0 0 0 0 1 0 0 0 1 0 0 0 1 0 0 0 1 0 0 0
en la activacin de la salida correspondiente al dicho valor. Realizan la funcin inversa a los codificadores
13
Decodificadores
l
Funciones lgicas:
Cada salida del decodificador es un mintrmino

DEC2:4
0 1 0 1 2 3
E1 E0 S3 S2 S1 S0 0 0 1 1 0 1 0 1 0 0 0 1 0 0 1 0 0 1 0 0 1 0 0 0
S 0 = E1 E0 S1 = E1 E0 S 2 = E1 E0 S 3 = E1 E0
14
Decodificadores
l
Decodificador con salidas activas por nivel bajo:
Cada salida del decodificador es un maxtrmino

DEC2:4
0 1 0 1 2 3
E1 E0 S3 S2 S1 S0 0 0 1 1 0 1 0 1 1 1 1 0 1 1 0 1 1 0 1 1 0 1 1 1
S 0 = E1 + E0 S1 = E1 + E0 S 2 = E1 + E0 S3 = E1 + E0
15
Asociacin de decodificadores
l
DEC3:8 con DEC2:4
Slo uno de los
decodificadores est activo, dependiendo del E0 E1 valor de E2 E2 El inversor hace la funcin de un DEC1:2 No tiene Enable global
DEC2:4
0 1 E 0 1 2 3 S0 S1 S2 S3
DEC2:4
0 1 E 0 1 2 3 S4 S5 S6 S7
16
l
DEC4:16 con DEC2:4
Slo uno de los
E0 E1
decodificadores est activo, dependiendo del valor de E2 El decodificador de la izquierda se comporta como un DEC1:2 Tiene Enable Global. Si E= 0 , ningn decodificador se activa y las salidas valen 0
DEC2:4 0 0 1 1 2 E 3 DEC2:4 0 0 1 1 2 E 3
S0 S1 S2 S3
E2 0 E
DEC2:4 0 0 1 1 2 E 3
S4 S5 S6 S7
17
l
DEC4:16 con DEC2:4
Slo uno de los
E0 E1
decodificadores est activo, dependiendo del valor de E3 y E2

E3 E2 E
DEC2:4 0 0 1 1 2 E 3 DEC2:4 0 0 1 1 2 E 3 DEC2:4 0 0 1 1 2 E 3 DEC2:4 0 0 1 1 2 E 3
S0 S1 S2 S3
DEC2:4 0 0 1 1 2 E 3
S4 S5 S6 S7
S9 S9 S10 S11
S12 S13 S14 S15
18
Implementacin de funciones lgicas con decodificadores

l
Se pueden implementar funciones lgicas con un DEC y una puerta OR b Las salidas del DEC son los a mintrminos. Se suman las que valgan 1 en la tabla de verdad El dual se hace con DEC de salidas a nivel bajo y una puerta AND.
m a 0 1 2 3 0 0 1 1 b 0 1 0 1 f 0 1 0 1
DEC2:4
0 1 0 1 2 3
S 0 = ab S1 = ab S 2 = ab S 3 = ab
DEC2:4
f = ab + ab = S1 + S3
b a 0 1 0 1 2 3 f
19
Decodificador BCD-decimal
l
Decodifica un dgito decimal codificado en BCD (natural) a 10 salidas que representan 0-9 El comportamiento no est definido si la entrada no es un dgito decimal
BCD-DEC
E3 E2 E1 E0
S0 S1 S2 S3 S4 S5 S6 S7 S8 S9
20
Decodificador BCD-7 segmentos

l
Decodifica un dgito decimal codificado en BCD (natural) a los LEDs de un display 7-segmentos
Display 7-seg
a E3 E2 E1 E0 a b c d e f g 0 0 b 0 0 0 g 0 0 e c 0 1 d 1 f 0 0 0 0 1 1 1 1 0 0 0 0 1 1 0 0 1 1 0 0 0 1 0 1 0 1 0 1 0 1 1 1 1 1 1 1 0 0 1 1 0 0 0 0 1 1 0 1 1 0 1 1 1 1 1 0 0 1 0 1 1 0 0 1 1 1 0 1 1 0 1 1 1 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 0 1 1 X X X X X X X
BCD-7SEG E3 E2 E1 E0
a b c d e f g
Resto
21
Utilidad de los decodificadores

l
Microprocesadores:
Decodificacin de instrucciones Puertos de E/S, direcciones de memoria, etc.
22
3. Multiplexores
l
Definicin:
Circuito que permite seleccionar una de las entradas y copiar su
valor a la salida. La entrada seleccionada depende del valor que se d a las entradas de control. Se denominan por el nmero de entradas de dato: MUX2, MUX4,
N=entradas de datos, n=entradas de control

MUX2 E0 E1 C
0
C0 S E0 E1
2n = N
C1 C0 S E0 E1 E2 E3
MUX4
E0 E1 S E2 E3 C1 C0
S
1
0 1
0 1 MUX4 2 3 1 0
0 0 1 1
0 1 0 1
23
Multiplexores
l
Funcin lgica
MUX4
E0 E1 S E2 E3 C1 C0
C1 C0 0 0 1 1 0 1 0 1 S E0 E1 E2 E3
Implementacin con puertas

C1 C0 E0 E1
S = C1 C0 E0 + C1C0 E1 + + C1 C0 E2 + C1C0 E 30
E2 E3
24
Multiplexores
l
Funcin lgica
MUX4
E0 E1 S E2 E3 C1 C0
C1 C0 0 0 1 1 0 1 0 1 S E0 E1 E2 E3
Implementacin con decodificador

DEC2:4 0 C0 0 1 2 C1 1 3
E0
S = C1 C0 E0 + C1C0 E1 + + C1 C0 E2 + C1C0 E 30
E1 E2 E3
25
Asociacin de multiplexores
l
MUX8 a partir de MUX4 y MUX2

MUX4
E0 E1 E2 E3 E0 E1 S E2 E3 C0 C1
S
MUX4
E4 E5 E6 E7 E0 E1 S E2 E3 C0 C1 1
MUX2 selecciona entre los MUX4, dependiendo del valor del bit de control ms significativo (C2) Los bits de C y E deben asignarse segn su peso
C2
C0 C1
Asociacin de multiplexores
l
MUX8 a partir de MUX4

MUX4
E0 E1 E2 E3 E0 E1 S E2 E3 C0 C1
l
MUX4
E0 E1 S E2 E3 C0 C1
MUX4
E4 E5 E6 E7 E0 E1 S E2 E3 C0 C1
C2
El MUX4 de la derecha se comporta como un MUX2 Recordatorio: las entradas de un circuito DEBEN estar conectadas; las salidas pueden quedar desconectadas
C0 C1
Implementacin de funciones lgicas con multiplexores

l
Con un MUX de tantas entradas de control como variables tiene la funcin
a 0 0 0 0 1 1 1 1
b 0 0 1 1 0 0 1 1
c 0 1 0 1 0 1 0 1
f 0 0 1 0 0 1 1 1
MUX8
0 0 1 0 0 1 1 1 E0 E1 E2 E3 S E4 E5 E6 E7 C2 C1 C0 a b c
Las variables de la funcin
van al control del MUX, ordenadas por peso Los valores de la funcin en la tabla de verdad son las entradas de datos del MUX
28
Implementacin de funciones lgicas con multiplexores

l
Con un MUX de menos entradas de control que variables tiene la funcin
a 0 0 0 0 1 1 1 1
b 0 0 1 1 0 0 1 1
c 0 1 0 1 0 1 0 1
f 0 0 1 0 0 1 1 1
f(c)
Agrupar la tabla de verdad
0 /C C 1
0 /C C 1
MUX4
E0 E1 S E2 E3 C1 C0 a b
segn las variables menos significativas Las variables de la funcin de mayor peso van al control del MUX, ordenadas por peso Los valores de la funcin en la tabla de verdad son las entradas de datos del MUX
29
4. Demultiplexores
l
l l
Definicin: circuito que copia el valor de la entrada de datos en la salida indicada por el valor de las seales de control. Son el circuito opuesto a los multiplexores Son equivalentes a decodificadores, si equiparamos las entradas de control (Ci) del DEMUX a las de datos (Ei) del DEC, y la seal de dato del DEMUX (D) al Enable del DEC (E)
D C1 C0
DEMUX4
S0 S1 D S2 C1 C0 S3
DEC2:4
E0 E1 E S0 S1 S2 S3
E E1 E0 S3 S2 S1 S0 0 1 1 1 1 X 0 0 1 1 X 0 1 0 1 0 0 0 0 1 0 0 0 1 0 0 0 1 0 0 0 1 0 0 0
30
Utilidad de multiplexores y demultiplexores

l
Transmisin serie multiplexada

A B C D C B A
MUX
DEMUX
B C D
Lnea telefnica digital multiplexada en el tiempo
31
5. Comparadores
l
Definicin: circuito que permite determinar si dos datos son iguales, o si uno es mayor que otro. N es el nmero de bits de los datos
a 0 0 1 1 b 0 1 0 1
COMP
a b a>b a=b a<b
Comparador 1-bit
a=b 1 0 0 1 a>b 0 0 1 0 a<b 0 1 0 0
f a =b = a b f a >b = ab f a <b = ab
32
Comparadores
l
Comparador 3-bit
a2=b2 a1=b1 a0=b0 a2>b2 a2=b2 y a1>b1
COMP
a b a>b a=b a<b Se puede generalizar De este modo se reutilizan muchas puertas (XOR)
f a=b = (a2 b2 )(a1 b1 )(a0 b0 )

f a >b = a2 b2 + + (a2 b2 )a1 b1 + + (a2 b2 )(a1 b1 )a0 b0
3
l
a2=b2, a1=b1 y a0>b0 a2<b2 a2=b2 y a1<b1 a2=b2, a1=b1 y a0<b0
f a >b = a2b2 + + (a2 b2 )a1b1 + + (a2 b2 )(a1 b1 )a0b0
33
Bibliografa
l
Circuitos y Sistemas Digitales. J. E. Garca Snchez, D. G. Toms, M. Martnez Iniesta. Ed. Tebar-Flores Electrnica Digital , L. Cuesta, E. Gil, F. Remiro, McGraw-Hill Fundamentos de Sistemas Digitales , T.L Floyd, Prentice-Hall
34

Tema03.Circuitos Combinacionales PDF

Transféré par

Informations du document

Titre original

Copyright

Formats disponibles

Partager ce document

Partager ou intégrer le document

Options de partage

Avez-vous trouvé ce document utile ?

Ce contenu est-il inapproprié ?

Droits d'auteur :

Formats disponibles

Tema03.Circuitos Combinacionales PDF

Transféré par

Droits d'auteur :

Formats disponibles

Circuitos combinacionales

Luis Entrena, Celia Lpez, Mario Garca, Enrique San Milln

Universidad Carlos III de Madrid

Circuitos combinacionales y secuenciales

Salida depende slo de

la entrada Ejemplo: sumador de dos operandos

Salida depende de las

Codificadores Decodificadores Multiplexores Demultiplexores Comparadores

Funcionalidad Implementacin Asociacin Uso para implementacin de funciones Utilidad

Ejemplo: teclado numrico

Entradas: dgitos 0-9 Salidas: codificacin

Activar E5 => S= 0101 (=5)

Codificadores sin prioridad

E1 y E4 activas dan resultado 5 Ninguna entrada activa da resultado 0

Ejemplo: codificador 4:2 sin prioridad

M:N M entradas, N salidas EO: Enable Output

Sirve para diferenciar el caso de

activacin mltiple Las salidas son indiferentes

Ejemplo: codificador 4:2 sin prioridad

Codificadores con prioridad

Si se activan varias entradas a la vez, dan prioridad a una

Al bit ms significativo: se da prioridad a la entrada mayor

Ejemplo: codificador 4:2 con prioridad al ms significativo

Sirve para habilitar:

Junto con EO tambin sirve para

Ejemplo: codificador 4:2 con prioridad al ms significativo

X en las salidas X en el diagrama X en las entradas mltiples casos

Asociacin de codificadores: COD8:3 con dos COD 4:2

Utilidad de los codificadores

Sensores de piso de un ascensor

Circuito combinacional que transforma un valor codificado

Cada salida del decodificador es un mintrmino

Decodificador con salidas activas por nivel bajo:

Cada salida del decodificador es un maxtrmino

DEC3:8 con DEC2:4

Slo uno de los

DEC4:16 con DEC2:4

Slo uno de los

DEC4:16 con DEC2:4

Slo uno de los

decodificadores est activo, dependiendo del valor de E3 y E2

DEC2:4 0 0 1 1 2 E 3 DEC2:4 0 0 1 1 2 E 3 DEC2:4 0 0 1 1 2 E 3 DEC2:4 0 0 1 1 2 E 3

S12 S13 S14 S15

Implementacin de funciones lgicas con decodificadores

Decodificador BCD-7 segmentos

Utilidad de los decodificadores

Decodificacin de instrucciones Puertos de E/S, direcciones de memoria, etc.

Circuito que permite seleccionar una de las entradas y copiar su

N=entradas de datos, n=entradas de control

Implementacin con puertas

Implementacin con decodificador

MUX8 a partir de MUX4 y MUX2

MUX8 a partir de MUX4

Implementacin de funciones lgicas con multiplexores

Con un MUX de tantas entradas de control como variables tiene la funcin

Las variables de la funcin

Implementacin de funciones lgicas con multiplexores

Con un MUX de menos entradas de control que variables tiene la funcin

Agrupar la tabla de verdad

Utilidad de multiplexores y demultiplexores

Transmisin serie multiplexada

Lnea telefnica digital multiplexada en el tiempo

f a=b = (a2 b2 )(a1 b1 )(a0 b0 )