Mdulo 8 Conversor Dgital-Analgico (DAC):

Un conversor digital-analgico o DAC (Digital to Analogic Converter) es un circuito electrnico que procesa una entrada expresada por un cdigo numrico -por lo general binario o BCD - y que entrega una salida en forma de una tensin o corriente proporcional a dicho nmero. Conversor D/A binario unipolar de 4 bits con red R-2R:

El ncleo de este circuito es una red resistiva en escalera del tipo R-2R. Las llaves S1....S4 se controlan con las entradas digitales del DAC. Un 1 (lgico) en cualquiera de las entradas hace que la llave correspondiente se conecte a la derecha (posicin 1) contribuyendo a la corriente Iout. Cada llave tiene un peso distinto, o sea que contribuye con una corriente diferente. S1 representa al bit ms significativo (MSB) y S4 al bit menos significativo (LSB). El amplificador operacional trabaja como un sumador, convierte la corriente Iout en una tensin de salida proporcional. La tensin de referencia Vref puede ser positiva o negativa y debe ser muy estable. - Vref/2 1
10K

- Vref/4
10K

- Vref/8
10K

- Vref

20K

20K

20K

20K

20K 10K

MSB
0

S1
1
0

S2
1

S3
0 1

LSB
0

S4
1

Iout _ Vout + Si observamos la red de resistencias R-2R del circuito veremos que independientemente de la posicin de las llaves S1...S4, el circuito equivalente queda de la siguiente manera:
Vref V1
R

10K

V2 R
2R

V3 R
2R

V4
2R 2R

2R

Calculando la resistencia equivalente que se ve desde cada uno de los puntos V1, V2, V3 y V4 hacia la derecha veremos que en todos los casos esta es 2R . Luego tendremos que las tensiones en estos mismos puntos sern: V1=Vref ; V2=Vref / 2 ; V3=Vref / 4 ; V4=Vref / 8

El circuito en s es un sumador donde las tensiones a sumar son: V1 ,V2 , V3 y V4. Que se sumen o no, depende de la posicin de las llaves S1, S2, S3 y S4. Cada tensin aportar si la llave est cerrada- una corriente Ii = Vi / 20k. La suma de las corrientes dar: Iout Vout = Iout x 10K = (Vref /20K ) x (S1 + S2/2 + S3/4 + S4/8 ) x 10k con Si =0 (llave abierta) Si =1 (llave cerrada) la resolucin es: Vref/16

Vout = Vref x ( S1/2 + S2/4 + S3/8 + S4/16 ) En un DAC de n bits la resolucin ser: Vref/ 2n

S1 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1

S2 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1

S3 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1

S4 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

Nmero Decimal 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15

Iout 0 (Vref/20K) x 1/8 (Vref/20K) x 2/8 (Vref/20K) x 3/8 (Vref/20K) x 4/8 (Vref/20K) x 5/8 (Vref/20K) x 6/8 (Vref/20K) x 7/8 (Vref/20K) x 8/8 (Vref/20K) x 9/8 (Vref/20K) x 10/8 (Vref/20K) x 11/8 (Vref/20K) x 12/8 (Vref/20K) x 13/8 (Vref/20K) x 14/8 (Vref/20K) x 15/8

Vout 0 Vref x 1/16 Vref x 2/16 Vref x 3/16 Vref x 4/16 Vref x 5/16 Vref x 6/16 Vref x 7/16 Vref x 8/16 Vref x 9/16 Vref x 10/16 Vref x 11/16 Vref x 12/16 Vref x 13/16 Vref x 14/16 Vref x 15/16

Conversor D/A binario bipolar de 4 bits con red R-2R: El agregado de un segundo amplificador operacional permite generar tensiones de salida positivas o negativas. La salida ser nuevamente Vout = Iout.R pero ahora: Iout = Iout1 -Iout2 . Donde el valor de Iout2 depender de las llaves que estn abiertas. - Vref /2
10K 10K

- Vref /4
10K

- Vref /8

- Vref
20K 20K 20K 20K 20K 10K

MSB
0

S1
1 0

S2
1 0

S3
1

LSB
0

S4
1

Iout1

Iout _

Iout2 Iout2 Iout2 _ +

10K 10K

10K 10K

Vout = Iout.R

2.Iout2

Vout= Iout2 x 10k

S'1......S'4: posiciones complementarias de S1..S4 Vout = (Iout1- Iout2) x 10K = (Vref/20K ) x (S1 + S2/2 + S3/4 + S4/8 - S'1 - S'2/2 - S'3/4 - S'4/8) x 10K Vout = Vref x (S1/2 + S2/4 + S3/8 + S4/16 - S'1/2 - S'2/4 - S'3/8 - S'4/16)

Las tensiones de fondo de escala positiva y negativa tienen el mismo valor absoluto, pero ahora la resolucin ser: +/- Vref / 8. Notar que a la salida no existe el valor cero. S1 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 S2 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 S3 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 S4 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 NUMERO 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 Iout1 0 (Vref/20K) x 1/8 (Vref/20K) x 2/8 (Vref/20K) x 3/8 (Vref/20K) x 4/8 (Vref/20K) x 5/8 (Vref/20K) x 6/8 (Vref/20K) x 7/8 (Vref/20K) x 8/8 (Vref/20K) x 9/8 (Vref/20K) x 10/8 (Vref/20K) x 11/8 (Vref/20K) x 12/8 (Vref/20K) x 13/8 (Vref/20K) x 14/8 (Vref/20K) x 15/8 Iout2 (Vref/20K) x 15/8 (Vref/20K) x 14/8 (Vref/20K) x 13/8 (Vref/20K) x 12/8 (Vref/20K) x 11/8 (Vref/20K) x 10/8 (Vref/20K) x 9/8 (Vref/20K) x 8/8 (Vref/20K) x 7/8 (Vref/20K) x 6/8 (Vref/20K) x 5/8 (Vref/20K) x 4/8 (Vref/20K) x 3/8 (Vref/20K) x 2/8 (Vref/20K) x 1/8 0 Vout -Vref x 15/16 -Vref x 13/16 -Vref x 11/16 -Vref x 9/16 -Vref x 7/16 -Vref x 5/16 -Vref x 3/16 -Vref x 1/16 Vref x 1/16 Vref x 3/16 Vref x 5/16 Vref x 7/16 Vref x 9/16 Vref x 11/16 Vref x 13/16 Vref x 15/16

La conversin del dato digital no es instantnea debido al tiempo de conmutacin de los transistores o fets que hacen de llaves, ms el tiempo que tarda el operacional en cambiar su salida. Se consiguen DAC de diferentes resoluciones (desde 6 bits hasta 18 bits) y velocidades (desde 25ns hasta 100s). - DAC 0800 8 bits ; salida bipolar +/- 10V velocidad: 100ns ; precio u$s 2 - AD7248A 12 bits ; salida bipolar +/- 5V o unipolar 0 a 10V ; velocidad a MSB/2 = 5s ; precio u$s 25

Conversor Analgico Digital ADC:

Los conversores analgico-digitales, ADC (Analogic to Digital Converter) producen una salida en forma de un cdigo numrico que puede ser binario, BCD o siete segmentos, proporcional a una tensin de entrada o a la relacin de una tensin de entrada con una tensin de referencia. Conversor A/D de simple rampa de integracin: El esquema circuital del ADC de simple rampa es el siguiente:

VIN

El principio de funcionamiento se basa en la medicin del tiempo que tarda en cargarse un capacitor a una tensin igual a la que se quiere convertir VIN . Este tiempo ser proporcional a VIN. Para esto, mediante la seal START, se habilitan simultneamente una fuente de corriente constante interna (que cargar linealmente al capacitor, produciendo una rampa) y a travs de una NAND- un contador que cuenta pulsos de un oscilador interno. Cuando la tensin en el capacitor iguale a VIN , un comparador resetear la salida de un f-f D que anula la entrada de pulsos al contador. Luego el nmero de pulsos contados ser proporcional a VIN. 3

Al final de la conversin el circuito descarga el capacitor y resetea al contador, quedando listo para otra conversin. Se supone que la tensin VIN no cambia durante el tiempo de conversin. Este conversor es simple pero no utilizado en aplicaciones donde se requiere precisin ya que presenta problemas de estabilidad y precisin en el capacitor, el comparador y el oscilador. Los mismos se solucionan con el ADC Wilkinson de doble rampa. Conversor A/D Wilkinson o de Doble Rampa: Su funcionamiento se basa en la medicin del tiempo de descarga de un capacitor, que fue cargado en tiempo fijo. C VIN < 0 VREF R _ + Vint Vint Vint a _ + Vint b

Lgica de Control

t1
(fijo)

t2a t2b

(VIN/R) x t1 = (VREF / R) x t2 Reloj contador VIN = VREF x (t2 / t1) Un ciclo de conversin de este circuito est constitudo por dos tiempos t1 y t2: - t1: es fijo y determinado por diseo. En este intervalo el integrador recibe la tensin de entrada VIN. Dependiendo de sta tensin la salida del integrador Vint alcanzar cierto valor positivo (Vint a Vint b) al final de t1. - t2: durante este tiempo se conecta VREF al integrador, con lo que el capacitor se descargar a una corriente Constante: I = VREF / R . O sea que se generar una rampa de pendiente negativa de pendiente fija. Cuando esta rampa alcanza 0v, el comparador cambia de estado y la lgica de control detiene la cuenta del tiempo t2. Los tiempos t1 y t2 son ledos por el contador como un nmero dado de ciclos del reloj. Dado que el capacitor comienza y termina un ciclo de conversin sin carga, se cumple que: (VIN / R) x t1 = (VREF / R) . t2 VIN = VREF . ( t2 / t1)

La tensin de entrada ser entonces - para una VREF y un t1 dados - proporcional a la cuenta que realiz el contador en el tiempo t2. Los ADC de doble rampa son muy usados en multmetros digitales de precisin, tanto como en mdulos conversores de 10 a 18 bits de resolucin. ADC de doble rampa comerciales: - ICL 7109CPL : salida12 bits ; VIN=+/-4V @V+/- =+/-5V ; Tconversin mx = 33ms ; precio u$s 13 - ICL7107CPL : salida 3 dgitos (7 segmentos) ; VIN=+/-2V @V+/- =+/-5V ; Tconversin mx =100ms ; precio u$s 4 Ventajas del conversor doble rampa: - Ofrecen buena precisin y gran estabilidad a bajo precio. - Los componentes R y C no son crticos (slo necesitan permanecer constantes durante un ciclo de conversin) - Lo mismo puede decirse de la estabilidad de la frecuencia del reloj. - Posee un inherente rechazo de ruido para seales sincronizadas con t1 (por ejemplo si este tiempo se elige de 20ms o algn mltiplo, el conversor presentar un alto rechazo a los ruidos de 50hz). - Puede trabajar como medidor de relacin de dos tensiones ( t2 es proporcional a VIN/VREF ). Desventajas: 4

- Tiempos de conversin lentos, del orden de los milisegundos. Conversor A/D de aproximaciones sucesivas:
Este ADC se basa en la sucesiva comparacin de la tensin a convertir VIN con tensiones prefijadas. Las mismas irn cambiando de valor, dependiendo del resultado de la comparacin precedente. Supongamos que nuestro ADC nos puede dar una salida mxima de 16V, nuestra entrada por lo tanto no podr ser mayor a esta tensin [a no ser que con anterioridad la pasemos por un atenuador]. La primera comparacin es entre VIN y la mitad de escala, o sea 16/2V. Como resultado tenemos dos posibilidades: a) VIN > 16/2V entonces el paso siguiente ser comparar VIN con (16/2 +16/4); pero ya sabemos que VIN es mayor (o igual) a 8V y esto se guarda digitalmente. b) VIN < 16/2V entonces el paso siguiente ser comparar con VIN con (16/2 16/4); pero sabemos que VIN es menor a 8V lo cual tambin se almacenar digitalmente. As continuamos sucesivamente con las dems comparaciones. El nmero de comparaciones que lleva una conversin completa es igual al nmero de dgitos de nuestro conversor. Ejemplo de conversin de una tensin analgica de 9.5 voltios en un ADC de 4 bits de aproximaciones sucesivas con una VREF de 16 voltios (el valor de VREF nos da el valor mximo de VIN que podemos convertir).

VIN
16V

La conversin comienza comparando VIN=9.5V con VREF/2= 8V (1000). VIN > VREF/2 confirmo el 1 puesto del MSB, (bit1=1). Como VIN > VREF/2 entonces ahora comparo VIN con (VREF/2+VREF/4)=12V (1100) . Ahora VIN es menor no confirmo el bit puesto y pongo un 0 en su lugar (bit 2=0). Por el resultado de esta comparacin debo comparar V IN con (VREF/ 2+VREF / 8)=10V (1010). Nuevamente la VIN es menor con lo que pongo un 0 en el bit 3. Por ltimo comparo VIN con (VREF/2+VREF/16)=9V (1001). Al ser mayor pongo un 1 en el bit 4 (LSB). El resultado ser 1001 = 9V. Si la entrada es VIN=VREF la salida ser la mxima posible : (2n-1)10 (n=nmero de bits); en este caso n=4 11112=1510. Por lo tanto para una lectura dada, el valor correspondiente ser: lectura digital x VREF / 2n-1 ; resolucin : VREF/2n-1

12 9.5V 8

1
bit 4 LSB

MSB bit 1 bit 2 bit 3

Conversor de 4 dgitos: Clear Clock

Memoria ROM 5x4

cudruple flip-flop D (Latch)

R DAC de 4 BITS MSB LSB VREF Iout

_ + +
COMP. _

VIN tensin a convertir 5

El diseo de un conversor A/D de aproximaciones sucesivas puede realizarse de muchas maneras. En el esquema propuesto aqu, se utiliza una ROM de 32 direcciones de 4 bits y un cudruple flip-flop D para realizar el registro de aproximaciones sucesivas. El funcionamiento de este circuito comienza con un pulso CLEAR que pone a cero las salidas del f-f D, independientemente del estado de sus entradas. La salida del DAC ser 0 y el mismo valor entregar el comparador. La entrada a la ROM ser entonces 00000. En ese lugar de memoria el dato grabado ser 1000 (mitad de escala) y ser capturado en la salida del f-f D despus del primer pulso de CLOCK. Al ingresar este cdigo al DAC, ste dar en su salida la mitad del rango. El comparador, entregar un 0 o un 1 de acuerdo a VIN. Luego la entrada siguiente a la ROM ser 01000 11000. En el primer caso el dato grabado ser 1100 (se confirma el 1 del MSB y, se propone un 1 en el siguiente bit); en el segundo caso ser 0100 (el MSB es cero y se propone un 1 en el siguiente). Ese dato ser transferido a la salida del f-f D al cabo del segundo pulso de CLOCK. La secuencia contina hasta completar el quinto pulso del CLOCK, despus del cual se confirmar o no el LSB. La gran ventaja con respecto a los anteriores es la velocidad de conversin, es mucho mas rpido. Como desventaja tiene que los spikes (ruidos) a la entrada pueden ser dar una muy mala conversin y adems suelen tener alinealidades. Se los usa ampliamente en sistemas con microprocesadores. Conversores de Aproximaciones Sucesivas comerciales: - ADC0800 8bits de salida ; VIN=0 a +/-5V 0 a 10V ; tiempo de conversin TC=50s ; precio u$s 25 TC=25s ; u$s 35 - AD574A 12 bits ; VIN=0 a +/-5V 0 a +/-10V ; Conversor A/D flash: Se lo conoce tambin como conversor paralelo. Se utiliza cuando se requieren altas velocidades de conversin, como en aplicaciones de video, radar y osciloscopios digitales. Funciona comparando la tensin analgica de entrada, con todos los niveles determinados por el divisor resistivo de entrada. A continuacin hay un priority encoder que se encarga de dar la salida digital correspondiente al mayor comparador activado. Para un conversor de n bits se necesitan 2n -1 comparadores ; Resolucin: Vref / 2 n -1

Son los ms rpidos y tambin los ms caros. Pueden procesar seales superiores a 100Mhz. Se encuentran disponibles versiones comerciales de hasta 10 bits (1023 comparadores). VREF R/2 R R R R R R R/2
Lgica de decodificacin

74F148

Salida Digital

VIN Conversor A/D flash comercial: El HI3026JCQ, de 8 bits que puede procesar hasta 120millones de muestras por segundo (MSPS), precio: u$s25. Mientras que el TLC0820ACN de 8 bits y 392 KSPS , cuesta: u$s4.5 6