Académique Documents
Professionnel Documents
Culture Documents
Buses
CPU
ROM Bus
RAM
I/O 1
Lneas de un bus
De Datos De Direcciones De Control
CPU
ROM
RAM
CPU
ROM
RAM
Sincronizacin y control
Incluye clock de bus (seal de control) Los eventos se coordinan con el clock
Asncrona:
No hay clock de bus Los eventos que suceden en el bus provocan nuevos eventos.
Temporizacin sincrnica
Ejemplo Bus sincrnico:
Temporizacin sincrnica
En T1:
Master: coloca direccin en el bus de direcciones y levanta seal de Address Enable. Master: baja seal de Address Enable y levanta seal de Read Slave: coloca dato en el bus de datos Master: baja seal de Read Master y Slave retiran todas las seales
En T2:
En T3:
Al finalizar T3:
MUY IMPORTANTE: Siempre identificar (Master o Slave) quien hace cada cosa
Temporizacin asncrona
Ejemplo Bus asncrono:
Temporizacin asncrona
1. 2. 3. 4.
MREQ:=0, RD:=0 -MSYN:=0 Ahora Slave sabe que el Master LE pide leer la direccin dir ya que lee MREQ, RD y DATA.
Master
Temporizacin asncrona
1. 2. 3.
Ahora Master sabe que el Slave ya atendi el pedido y coloc el dato en DATA
4. 5.
Temporizacin asncrona
1.
2.
Hints Protocolos
2 Participantes no pueden fsicamente escribir una lnea al mismo tiempo. El objetivo es evitarlo. Siempre identificar quien (Master o Slave) hace cada cosa El estado final debe ser igual al estado inicial Para protocolos de transferencia suponer Master nico y Slave mltiples.