Vous êtes sur la page 1sur 0

Elaborao:

/ 2008
Prof. MrciodoCarmoB. P. Rodrigues
Fevereiro
CentroFederal deEducaoTecnolgicadeMinasGerais
CampusIII - Leopoldina
CoordenaodeEletrotcnica/ControleeAutomao
1
Anlise de Sistemas Digitais
1
Bibliografia
[1] R. J. Tocci, N. S. Widmer, Sistemas Digitais Princpios e Aplicaes, 8 Edio, Ed. Pearson.
[2] I. V. Idoeta, F. G. Capuano, Elementos de Eletrnica Digital, Ed. rica.
[3] A. P. Malvino, D. P. Leach, Eletrnica Digital Princpios e Aplicaes, Ed. McGraw-Hill.
[4] Notas de aula.
2
Anlise de Sistemas Digitais
1. INTRODUO
q Aplicaes dos Sistemas Digitais: computadores, automao, robs, medicina (engenharia biomdica/clnica),
transportes, entretenimento, explorao espacial, etc.
q Sistema Digital uma combinao de dispositivos (na maior parte dos casos, eletrnicos) projetados para
manipular informao ou quantidades fsicas (tenso, corrente, presso, temperatura, etc.) que so
representadas na forma DIGITAL.
q Representaes Numricas:
As quantidades fsicas podem variar ao
longo de uma faixa CONTNUA de valores
Obs.: As quantidades fsicas representadas na forma digital so expressas, geralmente, por meio de
estados de operao.
Exs.: LIGADO/DESLIGADO; CHEIO/VAZIO; ACESO/APAGADO; ALTO/BAIXO; 0/1; etc.
Analgica Digital
As quantidades fsicas podem variar em
uma faixa DISCRETA de valores
Multmetro
Multmetro
Sinal Analgico
Relgio
Relgio
Sinal Digital
Anlise de Sistemas Digitais
q Vantagens das tcnicas digitais:
Maior facilidade de projeto: circuitos chaveados no importa o valor exato de tenso/corrente e sim o
estado no qual o circuito o circuito se encontra (Alto High ou Baixo Low);
Fcil armazenamento de informao (latch);
Maior preciso e exatido: basta aumentar o nmero de estados representados;
Menor sensibilidade a rudos;
Possibilidade de programao de operaes de forma simples;
Maior capacidade de integrao (mais dispositivos em um nico chip).
q Principal desvantagem (ou limitao) das tcnicas digitais:
O mundo real quase totalmente analgico: necessrio converter as quantidades fsicas (analgicas)
em quantidades digitais e, aps PROCESSAMENTO, s vezes, converter as quantidade digitais processadas
em quantidades analgicas.
Ex.: Gravao e reproduo de udio (Compact Disc CD)
Converso A/D Converso D/A
Placa de som
(conversor
A/D)
Microcomputador
(processamento digital)
CD
(Matriz)
CD
Aparelho de Som:
(leitura, processamento,
converso D/A e amplificao do
sinal)
4
Anlise de Sistemas Digitais
1.1. SISTEMAS DE NUMERAO
Os sistemas digitais utilizam
representao das quantidades
fsicas por meio de
estados de operao
Representados utilizando o
sistema de numerao binrio
Representados utilizando o
sistema de numerao binrio
Lembrando:
Nos prximos slides veremos as caractersticas dos principais
sistemas de numerao utilizados na anlise e desenvolvimento de
sistemas digitais, a saber: decimal, binrio, hexadecimal e octal.
5
Anlise de Sistemas Digitais
1.1.1. Sistema Decimal
q Base 10
q Composto por 10 smbolos (numerais ou dgitos):
[0; 1; 2; 3; 4; 5; 6; 7; 8; 9]
q Sistema de valor posicional: o valor de cada dgito depende da posio que ocupa no nmero.
Ex.:
q Contagem: o acrscimo de uma unidade ao dgito 9 produz o vai-um (carry) para a prxima posio e
a zeragem (reset) da posio inicial
Ex.: 0 1 2 3 4 5 6 7 8 9
10 11 12 13 14 15 16 17 18 19
20 21 ...
90 91 92 93 94 95 96 97 98 99
100 101 102 103 ...
.
.
.
Deriva da palavra dedo, em latim (digitus)
Deriva da palavra dedo, em latim (digitus)
N dgitos decimais

10
N
nmeros diferentes

Faixa de contagem de
0 a (10
N
-1)
N dgitos decimais

10
N
nmeros diferentes

Faixa de contagem de
0 a (10
N
-1)
q Base 2
q Composto por 2 smbolos (valores possveis para os dgitos):
[0; 1]
q Sistema de valor posicional: o valor de cada dgito depende da posio que ocupa no nmero.
Ex.:
OBS.: 1) O termo dgito binrio conhecido com bit (binary digit)
2) MSB: bit mais significativo (most significant bit)
LSB: bit menos significativo (least significant bit)
q Contagem: o acrscimo de uma unidade ao dgito 1 produz o carry para a prxima posio e o reset da
posio inicial
Ex.: 0
1
10
11
100
101
110
111
1000
6
Anlise de Sistemas Digitais
1.1.2. Sistema Binrio
.
.
.
N dgitos binrios (bits)

2
N
nmeros diferentes

Faixa de contagem de
0 a (2
N
-1)
N dgitos binrios (bits)

2
N
nmeros diferentes

Faixa de contagem de
0 a (2
N
-1)
LSB
LSB
MSB
MSB
1 0 1 0
7
Anlise de Sistemas Digitais
1.1.2.1. Converso Binrio - Decimal
Deve-se observar o valor posicional de cada dgito.
Exemplos:
a) 1010
2
= X
10
; X
10
= ???
b) 010101
2
= Y
10
; Y
10
= ???
8
Anlise de Sistemas Digitais
1.1.2.2. Converso Decimal Binrio
Utiliza-se o mtodo das divises sucessivas (no caso, por 2).
Exemplos:
a) 14
10
= X
2
; X
2
= ???
b) 25
10
= Y
2
; Y
2
= ???
9
Anlise de Sistemas Digitais
Exerccios
1) Converta os seguintes nmeros binrios para decimal
a) 1011
2
b) 100101
2
c) 01111
2
2) Converta os seguintes nmeros decimais para binrio
a) 12
10
b) 29
10
c) 53
10
Respostas:
1) a) 11
10
b) 37
10
c) 15
10
2) a) 1100
2
b) 11101
2
c) 110101
2
10
Anlise de Sistemas Digitais
1.1.3. Sistema Hexadecimal
q Base 16
q Composto por 16 smbolos para representao dos dgitos:
[0; 1; 2; 3; 4; 5; 6; 7; 8; 9; A; B; C; D; E; F]
OBS.: A
16
= 10
10
B
16
= 11
10
C
16
= 12
10
D
16
= 13
10
E
16
= 14
10
F
16
= 15
10
q Sistema de valor posicional: o valor de cada dgito depende da posio que ocupa no nmero.
Ex.:
q Contagem: o acrscimo de uma unidade ao dgito F produz o carry para a prxima posio e o reset da
posio inicial
Ex.: 0, 1, 2, 3, 4, 5, 6, 7, 8, 9, A, B, C, D, E, F, 10, 11, 12, ..., 1D, 1E, 1F, ..., FD, FE, FF, 100, 101, 102, ...
Obs.: N dgitos hexadecimais faixa de contagem de 0 a 16
N
-1, ou seja, 16
N
nmeros diferentes.
11
Anlise de Sistemas Digitais
1.1.3.2. Converso Decimal Hexadecimal
Utiliza-se o mtodo das divises sucessivas (por 16).
Exemplo:
213
10
= X
16
; X
16
= ???
1.1.3.1. Converso Hexadecimal Decimal
Deve-se observar o valor posicional de cada dgito.
Exemplo:
2AF
16
= X
10
; X
10
= ???
12
Anlise de Sistemas Digitais
1.1.3.2. Converso Binrio Hexadecimal
Deve-se agrupar o nmero binrio em grupos de 4 bits, a partir do LSB, fazendo
a converso para o dgito hexadecimal correspondente.
1.1.3.3. Converso Hexadecimal Binrio
Cada dgito hexadecimal convertido no seu equivalente binrio de 4 bits.
Exemplo:
9F2
16
= X
2
; X
2
= ???
Obs.: O sistema hexadecimal usado como uma forma compacta de representar
nmeros binrios.
Exemplos:
a) 10100101
2
= X
16
; X
16
= ??? b) 1110100110
2
= Y
16
; Y
16
= ???
Hexa Binrio
0 0000
1 0001
2 0010
3 0011
4 0100
5 0101
6 0110
7 0111
8 1000
9 1001
A 1010
B 1011
C 1100
D 1101
E 1110
F 1111
13
Anlise de Sistemas Digitais
Exerccios
1) Liste os nmeros binrios (de 4 bits) equivalentes aos dgitos hexa de 0 a F.
2) Converta os seguintes nmeros para hexa:
a) 10111110110
2
b) 256
10
c) 1010
10
d) 111111111010
2
3) Converta os seguintes nmeros hexadecimais para binrio
a) 7F2B
16
b) 3031
16
c) ABCDEF
16
Respostas:
2) a) 5F6
16
b) 100
16
c) 3F2
16
d) FFA
16
3) a) 111111100101011
2
b) 11000000110001
2
c) 101010111100110111101111
2
14
Anlise de Sistemas Digitais
1.1.4. Sistema Octal
q Base 8
q Composto por 8 smbolos para representao dos dgitos:
[0; 1; 2; 3; 4; 5; 6; 7]
q Sistema de valor posicional;
q N dgitos octais faixa de contagem de 0 a 8
N
-1, ou seja, 8
N
nmeros diferentes.
q Converso entre bases:
Octal Decimal: Observar os valores posicionais;
Decimal Octal: Divises sucessivas (por 8);
Octal Binrio: Converter cada dgito octal para seu equivalente binrio de 3 bits;
Binrio Octal: Agrupar o nmero binrio em grupos de 3 bits, a partir do LSB, substituindo-os pelos
seus equivalentes em octal;
Hexa Octal ou Octal Hexa: primeiramente, efetuar a converso para o sistema binrio e, depois,
efetuar a converso para outro sistema (mtodo mais fcil).
Exerccios
1) Efetuar as converses entre as bases:
a) 123
8
= X
2
b) 110011100
2
= Y
8
Respostas:
1) a) X = 1010011
2
b) Y = 634
8
Octal Binrio
0 000
1 001
2 010
3 011
4 100
5 101
6 110
7 111
15
Anlise de Sistemas Digitais
1.1.5. Operaes Elementares na Base 2
q Casos possveis:
1.1.5.1. Adio
0 + 0 = 0
0 + 1 = 1
1 + 0 = 1
1 + 1 = 10 = 0 e vai-um
1 + 1 + 1 = 11 = 1 e vai-um
q Exemplos:
1)1010
2
+ 1111
2
= ?
2) 10110
2
+ 111
2
= ?
16
Anlise de Sistemas Digitais
A B = A + (-B)
1.1.5.2. Subtrao (sistema de complemento de 2)
Procedimento:
minuendo subtraendo
Operao de subtrao realizada por
meio de uma ADIO
(o mesmo circuito pode ser utilizado pelo
computador digital para adio e subtrao)
1) Igualar o nmero de bits do minuendo e do subtraendo;
2) Obter o nmero binrio negativo do subtraendo (complemento de 2);
3) Adicionar este nmero ao minuendo.
Obs.: Obtendo a representao de um nmero binrio negativo pelo sistema de complemento de 2
Para obter a representao de um nmero binrio negativo no sistema de complemento de 2, deve-se
fazer o complemento de 1 deste nmero e somar uma unidade ao nmero complementado.
Exemplo: 10011
01100
+1
01101
complemento de 1 (complementa-se cada bit)
complemento de 2 (soma-se 1 ao nmero complementado)
Representao de nmeros
utilizando bit de sinal
(sistema de complemento de 2):
0 10011
2
= + 19
10
1 01101
2
= - 19
10
bit de sinal
complemento de 2
(0=+; 1=-)
17
Anlise de Sistemas Digitais
q Exemplos (Subtrao sistema de complemento de 2):
1)10101
2
- 111
2
= ?
2)1001
2
+ 100
2
= ?
Procedimento:
1) Igualar o nmero de bits do minuendo e do subtraendo;
2) Obter o nmero binrio negativo do subtraendo (compl. de 2);
Fazer o compl. de 1 do subtraendo e somar uma unidade;
3) Adicionar o nmero obtido ao minuendo.
18
Anlise de Sistemas Digitais
Exerccios
1) Efetue:
a) 11001
2
+1011
2
b) 101101
2
+11100011
2
c) 10010
2
-10001
2
d) 11000
2
-111
2
e) 1010
2
-101
2
2) Um determinado computador tem armazenado em sua memria os seguintes nmeros (de 8 bits) com sinal
na forma de complemento de 2:
Enquanto executa um programa, o computador executa comandos para converter cada nmero e seu
equivalente de sinal oposto, ou seja, altera o +31 para -31 e o -12 para +12. Como ele faz isso? Obtenha
os equivalentes a -31
10
e +12
10
.
Respostas:
1) a) 100100
2
b) 100010000
2
c) 1
2
d) 10001
2
e) 101
2
2) 1111100001
2
e 000001100
2
(respectivamente)
0 00011111
2
= + 31
10
1 11110100
2
= - 12
10
bit de sinal
19
Anlise de Sistemas Digitais
2. Circuitos Lgicos Combinacionais
q Sistemas digitais:
Operaes Aritmticas soma, subtrao
Operaes Lgicas AND, OR, NOT (lgebra Booleana)
As operaes lgicas da lgebra Booleana so muito convenientes
para descrever as relaes entrada-sada de sistemas digitais,
pois na lgebra Booleana, as constantes e variveis podem ter
apenas dois valores (estados) possveis:
0 ou 1
Obs.: Uma varivel booleana uma quantidade que pode ser, em diferentes momentos,
igual a 0 ou igual a 1.
Vejamos, a seguir, as principais operaes (ou funes) lgicas e seus respectivos circuitos lgicos.
20
Anlise de Sistemas Digitais
2.1. FUNES LGICAS E PORTAS LGICAS
S = A B
S = A B
q A funo AND pode ser compreendida
atravs do seguinte circuito:
2.1.1. Funo AND (E) e Porta AND (E)
sada
entradas
E
Lmpada sada S
0 = apagada
1 = acesa
Chaves A e B
(entradas)
0 = aberta
1 = fechada
TABELA TABELA- -VERDADE: VERDADE:
(mapa onde colocamos todas as
situaes possveis para as
variveis de entrada e seus
respectivos resultados na sada)
1 1
0 1
1 0
0 0
S B A
Obs.: 1) Nmero de linhas da tabela-verdade: 2
N
2) Nvel alto = 1 e nvel baixo = 0
21
Anlise de Sistemas Digitais
q Circuito digital que executa a funo AND;
q Duas ou mais entradas e uma sada;
q Todas entradas altas resultam em sada alta (vj. tabela verdade);
q Smbolo:
Porta AND: Porta AND:
(2 entradas)
(N entradas)
q Circuito eltrico bsico:
22
Anlise de Sistemas Digitais
S = A +B
S = A +B
q A funo OR pode ser compreendida
atravs do seguinte circuito:
2.1.2. Funo OR (OU) e Porta OR (OU)
sada
entradas
OU
Lmpada sada S
0 = apagada
1 = acesa
Chaves A e B
(entradas)
0 = aberta
1 = fechada
TABELA TABELA- -VERDADE: VERDADE:
1 1
0 1
1 0
0 0
S B A
23
Anlise de Sistemas Digitais
q Circuito digital que executa a funo OR;
q Duas ou mais entradas e uma sada;
q Se pelo menos uma das entradas for alta, a sada ser alta (vj. tabela verdade);
q Smbolo:
Porta OR: Porta OR:
(2 entradas)
(N entradas)
q Circuito eltrico bsico:
24
Anlise de Sistemas Digitais
q A funo NOT pode ser compreendida
atravs do seguinte circuito:
2.1.3. Funo NOT (NO) e Porta NOT (NO ou INVERSORA)
Lmpada sada S
0 = apagada
1 = acesa
Chave A
(entrada)
0 = aberta
1 = fechada
TABELA TABELA- -VERDADE: VERDADE:
1
0
S A
S = A
S = A
sada
inverso lgica, negao ou complemento
entrada
25
Anlise de Sistemas Digitais
q Circuito digital que executa a funo NOT;
q Uma entrada e uma sada;
q A sada o complemento da entrada (vj. tabela verdade);
q Smbolo:
Inversor Inversor ( ( porta inversora porta inversora ou ou porta NOT porta NOT ) ): :
q Circuito eltrico bsico:
+5V
V
A
R1
R2
Q1
V
S
A
S
26
Anlise de Sistemas Digitais
Exerccios
1) Escreva a tabela verdade de cada porta lgica abaixo
a)
b)
27
Anlise de Sistemas Digitais
2.2. Equaes Booleanas de Circuitos Lgicos
Exemplo 1
TABELA TABELA- -VERDADE: VERDADE:
X
1 1
0 1
1 0
0 0
S B A
Escrever a equao booleana e a tabela-verdade do circuito lgico a seguir:
X
28
Anlise de Sistemas Digitais
Obs.:
As portas lgicas AND e OR, associadas em cascata com inversores, recebem nomes especiais:
1) Porta NAND (ou NE)
S = A B
Se pelo menos uma das entradas for baixa, a sada ser alta (vj. tabela verdade, no slide anterior)
2) Porta NOR (ou NOU)
S = A +B
TABELA TABELA- -VERDADE: VERDADE:
1 1
0 1
1 0
0 0
S B A
Se todas as entradas forem baixas, a sada ser alta (vj. tabela verdade)
29
Anlise de Sistemas Digitais
Exemplo 2
TABELA TABELA- -VERDADE: VERDADE:
X
2
X
1
1 1
0 1
1 0
0 0
S B A
Escrever a equao booleana e a tabela-verdade do circuito lgico a seguir:
X
1
X
2
30
Anlise de Sistemas Digitais
Obs.:
1) Esta combinao de portas lgicas conhecida como OU EXCLUSIVO (ou XOR).
Reconhece paridade mpar (vj. tabela verdade, no slide anterior)
TABELA TABELA- -VERDADE: VERDADE:
1 1
0 1
1 0
0 0
S B A
B A B A B A B A S XOR = = + =
OU EXCLUSIVO
entrada com nmero mpar de valores altos, leva a uma sada alta
2) A porta XOR invertida a porta XNOR (ou NOU EXCLUSIVO).
B A AB B A B A S + = = = XNOR
Reconhece paridade par (vj. tabela verdade)
entrada com nmero par de valores altos, leva a uma sada alta
31
Anlise de Sistemas Digitais
Exemplo 3
TABELA TABELA- -VERDADE: VERDADE:
1 1 1
0 1 1
1 0 1
0 0 1
1
0
1
0
C X
2
X
1
1 0
1 0
0 0
0 0
S B A
Escrever a equao booleana e a tabela-verdade do circuito lgico a seguir:
X
1
X
2
32
Anlise de Sistemas Digitais
Exerccios
1) Escreva as equaes booleanas e as tabelas-verdade das estruturas abaixo:
a)
Respostas:
1)
a)
b)
c)
d)
b)
c)
d)
2) Desenhe circuitos eltricos que permitam o entendimento das funes NAND, NOR,
XOR e XNOR. Utilize chaves, fonte de tenso, lmpada e, como nos slides 20, 22
e 24, faa com que a lmpada acenda de acordo com cada uma dessas funes
lgicas (sempre que a sada for alta).
C AB S + =
( ) D C AB S + + =
B A S + =
( ) A D B C C B D A S + + + =
33
Anlise de Sistemas Digitais
2.3. Circuitos Lgicos a partir de Equaes Booleanas
Exemplo 1
Desenhe o circuito lgico que executa a seguinte expresso booleana:
( )C B A ABC S + + =
34
Anlise de Sistemas Digitais
Exemplo 2
Desenhe o circuito lgico que executa a seguinte expresso booleana:
D C AB S + + =
35
Anlise de Sistemas Digitais
Exerccios
1) Desenhe os circuitos lgicas que executam as seguintes expresses booleanas:
a)
b)
c)
( ) C A AB BC A S + + =
( ) D D C B A S

+ + =
C AB B A S + + =
36
Anlise de Sistemas Digitais
2.4. Simplificao de Expresses Booleanas - Propriedades
a) Propriedade Comutativa
A B B A =
A B B A + = +
b) Propriedade Associativa
( ) ( ) C B A C B A + + = + +
( ) ( )C AB BC A =
37
Anlise de Sistemas Digitais
c) Propriedade Distributiva
( ) C A B A C B A + = +
d) Elemento Neutro
A A = +0
A A = 1
38
Anlise de Sistemas Digitais
e) Mascaramento
1 1= + A
0 0= A
f) Complementao
1 = + A A
0 = A A
g) Identidade
A A A = +
A A A =
39
Anlise de Sistemas Digitais
h) Inverso Dupla
A A =
i) Teorema de DeMorgan
B A B A = +
B A B A + =
1)
2)
40
Anlise de Sistemas Digitais
Exemplo 1
Simplifique:
C B A C B A C B A S + + =
b)
a)
( ) ( ) D C A C D B AC S + + + =
41
Anlise de Sistemas Digitais
B A C A C B A S + + =
c)
Respostas:
1)
a)
b)
c)
42
Anlise de Sistemas Digitais
Exerccios
1) Simplifique as seguintes expresses booleanas:
a)
b)
c)
B A B A S + =
( ) ( ) C B A C B A S + + + + =
( ) ( ) B C D C B A S + + + =
A S =
C B A C B A B A S + = + + =
D C B A S + + =
2) Mostre que (XNOR) B A B A B A S + = =
43
Anlise de Sistemas Digitais
2.5. Representao das Operaes Lgicas Bsicas Utilizando
Portas NAND ou Portas NOR
Circuito lgico
contendo portas
NOT, AND e OR
Circuito lgico
contendo portas
NOT, AND e OR
Circuito lgico
contendo APENAS
portas NAND
Circuito lgico
contendo APENAS
portas NAND
Circuito lgico
contendo APENAS
portas NOR
Circuito lgico
contendo APENAS
portas NOR
Obs.: As portas lgicas so apresentadas em circuitos integrados (C.I.s), que possuem,
geralmente, um nico tipo de porta lgica. Ex.: CI 7408 (4 portas AND de duas entradas).
44
Anlise de Sistemas Digitais
2.5.1. Representao utilizando Portas NAND
Inversor:
A S =
A
A A A S = = A
AB AB S = =
AB
A
B
AND:
OR:
B A B A S + = =
A
B
A
B
A
B
B A S =
A
B
B A S + =
45
Anlise de Sistemas Digitais
2.5.1. Representao utilizando Portas NOR
Inversor:
A S =
A
A A A S = + = A
B A B A S + = + = B A+
A
B
OR:
AND:
A
B
B A S =
A
B
B A S + =
B A B A S = + =
A
B
A
B
46
Anlise de Sistemas Digitais
Exemplo
Desenhe, utilizando apenas portas NAND, o circuito lgico que executa a seguinte expresso booleana:
( ) C B A S + =
47
Anlise de Sistemas Digitais
Exerccios
1) Repita o exemplo anterior utilizando apenas portas NOR.
2) Redesenhe o circuito abaixo utilizando apenas:
a) Portas NOR;
b) Portas NAND.
A
B
S
C
D
E
48
Anlise de Sistemas Digitais
2.6. Projeto de Circuitos Lgicos Mapas de Veitch-Karnaugh
Considere o seguinte sistema de deteco de condies indesejadas de um automvel:
Faris
Acesos
Apagados
R
B
R
C
Condies de operao do alarme:
i) Os faris esto acesos e a ignio est desligada;
ii) A porta est aberta e a ignio est ligada.
Variveis do Sistema
ENTRADAS ENTRADAS
49
Anlise de Sistemas Digitais
Faris
Acesos
Apagados
R
B
R
C
Faris
Acesos
Apagados
R
B
R
C
1) Porta
0 = fechada
1 = aberta
2) Ignio
0 = desligada
1 = ligada
3) Faris
0 = apagados
1 = acesos
1) Alarme
0 = desligado
1 = ligado
SA SA DA DA
50
Anlise de Sistemas Digitais
A operao do sistema em questo pode ser descrita pela
seguinta tabela-verdade:
Condies de operao do alarme:
i) Os faris esto acesos e a ignio est desligada;
ii) A porta est aberta e a ignio est ligada.
Tabela-Verdade
1 1 1
0 1 1
1 0 1
0 0 1
1
0
1
0
(Faris)
C
1 0
1 0
0 0
0 0
(Alarme)
S
(Ignio)
B
(Porta)
A
ENTRADAS SADAS
O circuito lgico que implementa o sistema em questo deve relacionar a SADA s ENTRADAS,
respeitando tabela-verdade acima.
Como obter a expresso booleana
que define este circuito lgico?
- Soma de produtos;
- Produto das somas;
- Mapas de Veitch-Karnaugh
51
Anlise de Sistemas Digitais
2.6.1. Mapas de Veitch-Karnaugh (Mapa K)
So diagramas que permitem a obteno da expresso lgica, simplificada em sua forma mnima,
associada a uma tabela-verdade. Aplicam-se para casos com 1, 2, 3, 4 ou mais variveis de entrada.
A obteno das expresses lgicas feita por meio do agrupamento dos valores altos (1s) em:
PARES (grupos de 2 valores altos);
QUADRAS (grupos de 4 valores altos);
OCTETOS (grupos de 8 valores altos).
2.6.1.1. Montagem dos Mapas de Veitch-Karnaugh e Obteno de Expresses
Booleanas Associadas a Tabelas-Verdade
a) 2 variveis de entrada
Exemplo 1
Tabela Tabela- -Verdade Verdade
1 1 1
1 0 1
1 1 0
0 0 0
S B A
caso 0
caso 1
caso 2
caso 3
Esquema de Montagem do Esquema de Montagem do
Mapa de Veitch Mapa de Veitch- -Karnaugh Karnaugh
para 2 vari para 2 vari veis de entrada veis de entrada
caso 3
11
caso 2
10
caso 1
01
caso 0
00
A
A
B B
Mapa de Veitch Mapa de Veitch- -Karnaugh Karnaugh
(Exemplo 1) (Exemplo 1)
caso 3
11
caso 2
10
caso 1
01
caso 0
00
A
A
B B
52
Anlise de Sistemas Digitais
Obten Obten o da expresso booleana associada o da expresso booleana associada tabela tabela- -verdade verdade
Mapa de Veitch Mapa de Veitch- -Karnaugh Karnaugh
(Exemplo 1) (Exemplo 1)
caso 3
11
caso 2
10
caso 1
01
caso 0
00
A
A
B B
1. Agrupar, no mapa de Veitch-Karnaugh, os valores altos (1s) adjacentes em quadras ou pares (caso
seja possvel);
2. Obter a expresso associada a cada grupo (quadra ou par) de valores altos (observar qual varivel
permanece constante no grupo);
3. Fazer a operao OU entre as expresses de cada um dos grupos;
Exemplo 1 (continuao)
53
Anlise de Sistemas Digitais
Mapa de Veitch Mapa de Veitch- -Karnaugh Karnaugh
caso 3
11
caso 2
10
caso 1
01
caso 0
00
A
A
B B
Exemplo 2
Tabela Tabela- -Verdade Verdade
1 1 1
0 0 1
0 1 0
0 0 0
S B A
Neste caso, no h nenhum PAR (nem quadra) de valores altos a ser agrupado;
Verifica-se, ento, o estado das variveis de entrada no caso onde temos valor
alto para a sada, fazendo a operao AND das entradas.
Assim:
54
Anlise de Sistemas Digitais
Mapa de Veitch Mapa de Veitch- -Karnaugh Karnaugh
caso 3
11
caso 2
10
caso 1
01
caso 0
00
A
A
B B
Exemplo 3
Tabela Tabela- -Verdade Verdade
0 1 1
0 0 1
1 1 0
1 0 0
S B A
55
Anlise de Sistemas Digitais
b) 3 variveis de entrada
Exemplo 1
Tabela Tabela- -Verdade Verdade
Esquema de Montagem do Esquema de Montagem do
Mapa de Veitch Mapa de Veitch- -Karnaugh Karnaugh
para 3 vari para 3 vari veis de entrada veis de entrada
caso 7
111
caso 3
011
caso 5
101
caso 1
001
caso 6
110
caso 4
100
caso 2
010
caso 0
000
1 1 1 1
0 0 1 1
1 1 0 1
0 0 0 1
1
0
1
0
C
1 1 0
0 1 0
1 0 0
1 0 0
S B A
caso 0
caso 1
caso 2
caso 3
caso 4
caso 5
caso 6
caso 7
Mapa de Veitch Mapa de Veitch- -Karnaugh Karnaugh
(Exemplo 1 (Exemplo 1 3 var. de entrada) 3 var. de entrada)
caso 7
111
caso 3
011
caso 5
101
caso 1
001
caso 6
110
caso 4
100
caso 2
010
caso 0
000
A
A
BC BC BC BC
A
A
BC BC BC BC
56
Anlise de Sistemas Digitais
Exemplo 2
Tabela Tabela- -Verdade Verdade
0 1 1 1
1 0 1 1
0 1 0 1
1 0 0 1
1
0
1
0
C
1 1 0
1 1 0
0 0 0
1 0 0
S B A
Mapa de Veitch Mapa de Veitch- -Karnaugh Karnaugh
caso 7
111
caso 3
011
caso 5
101
caso 1
001
caso 6
110
caso 4
100
caso 2
010
caso 0
000
A
A
BC BC BC BC
possvel fazer o
rolamento do mapa para
agrupar valores altos.
57
Anlise de Sistemas Digitais
Exemplo 3
Tabela Tabela- -Verdade Verdade
0 1 1 1
1 0 1 1
1 1 0 1
1 0 0 1
1
0
1
0
C
1 1 0
0 1 0
1 0 0
0 0 0
S B A
Mapa de Veitch Mapa de Veitch- -Karnaugh Karnaugh
caso 7
111
caso 3
011
caso 5
101
caso 1
001
caso 6
110
caso 4
100
caso 2
010
caso 0
000
A
A
BC BC BC BC
58
c) 4 variveis de entrada
Exemplo 1
Tabela Tabela- -Verdade Verdade
Esquema de Montagem do Esquema de Montagem do
Mapa de Veitch Mapa de Veitch- -Karnaugh Karnaugh
para 4 vari para 4 vari veis de entrada veis de entrada
caso 2
0010
caso 3
0011
caso 1
0001
caso 0
0000
caso 6
0110
caso 7
0111
caso 5
0101
caso 4
0100
caso 11
1011
caso 15
1111
caso 9
1001
caso 13
1101
caso 10
1010
caso 8
1000
caso 14
1110
caso 12
1100
1 1 1 0 1
1 0 0 1 1
1 1 0 1 1
0 0 1 1 1
1 1 1 1 0
1 0 0 0 1
1 1 0 0 1
0 0 1 0 1
1
0
1
0
1
0
1
0
D
1 1 1 1
0 1 1 0
1 0 1 0
0 0 1 0
1
1
0
0
C
1 0 0
1 0 0
1 0 0
0 0 0
S B A
Mapa de Veitch Mapa de Veitch- -Karnaugh Karnaugh
(Exemplo 1 (Exemplo 1 4 var. de entrada) 4 var. de entrada)
caso 0
caso 1
caso 2
caso 3
caso 4
caso 5
caso 6
caso 7
caso 8
caso 9
caso 10
caso 11
caso 12
caso 13
caso 14
caso 15
ASD
CD
CD CD CD
A B
A B
A B
A B
caso 2
0010
caso 3
0011
caso 1
0001
caso 0
0000
caso 6
0110
caso 7
0111
caso 5
0101
caso 4
0100
caso 11
1011
caso 15
1111
caso 9
1001
caso 13
1101
caso 10
1010
caso 8
1000
caso 14
1110
caso 12
1100
CD
CD CD CD
A B
A B
A B
A B
1

l
i
n
h
a
2

l
i
n
h
a
4

l
i
n
h
a
3

l
i
n
h
a
59
Anlise de Sistemas Digitais
Exemplo 2
Mapa de Veitch Mapa de Veitch- -Karnaugh Karnaugh
Obs.: X = irrelevante (dont care) pode ser considerado 0 ou 1
Tabela Tabela- -Verdade Verdade
0 1 1 0 1
X 0 0 1 1
0 1 0 1 1
0 0 1 1 1
1 1 1 1 0
0 0 0 0 1
0 1 0 0 1
1 0 1 0 1
1
0
1
0
1
0
1
0
D
1 1 1 1
1 1 1 0
X 0 1 0
1 0 1 0
1
1
0
0
C
1 0 0
0 0 0
1 0 0
0 0 0
S B A
caso 2
0010
caso 3
0011
caso 1
0001
caso 0
0000
caso 6
0110
caso 7
0111
caso 5
0101
caso 4
0100
caso 11
1011
caso 15
1111
caso 9
1001
caso 13
1101
caso 10
1010
caso 8
1000
caso 14
1110
caso 12
1100
CD
CD CD CD
A B
A B
A B
A B
60
Anlise de Sistemas Digitais
1. Agrupar, no mapa de Veitch-Karnaugh, os valores altos (1s) adjacentes em octetos, quadras, pares e
valores isolados (nesta ordem);
2. No agrupamento de valores altos, possvel:
a) compartilhar 1s em mais de um agrupamento;
b) realizar o rolamento do mapa;
3. Grupos redundantes devem ser desprezados;
4. Obter a expresso associada a cada grupo de valores altos (observar quais variveis permanecem
constantes no grupo e fazer a operao AND entre elas);
5. Fazer a operao OU entre as expresses de cada um dos grupos;
Resumo Resumo
(Obten (Obten o de expresses booleanas a partir de tabelas o de expresses booleanas a partir de tabelas- -verdade utilizando Mapas de Veitch verdade utilizando Mapas de Veitch- -Karnaugh) Karnaugh)
Respostas:
1)
a)
b)
c)
2)
61
Anlise de Sistemas Digitais
Exerccios
2) Obtenha o circuito lgico que executa a expresso booleana correspondente
ao problema do alarme do carro (tabela-verdade no slide 50).
b)
c)
B A S + =
C B B A S + =
D BC ACD B A S + + =
1) Obtenha a expresso booleana da sada S para cada uma das tabelas-verdade abaixo:
1 1 1
1 0 1
0 1 0
1 0 0
S B A
0 1 1 1
0 0 1 1
X 1 0 1
0 0 0 1
1
0
1
0
C
1 1 0
X 1 0
1 0 0
0 0 0
S B A
1 1 1 0 1
0 0 0 1 1
0 1 0 1 1
1 0 1 1 1
X 1 1 1 0
0 0 0 0 1
0 1 0 0 1
0 0 1 0 1
1
0
1
0
1
0
1
0
D
1
1 1 1
1 1 1 0
1 0 1 0
1 0 1 0
1
1
0
0
C
0 0 0
X 0 0
0 0 0
0 0 0
S B A
a)
C B AB S + =
62
3) Projete o circuito lgico que controle um sistema de
bombeamento cujo funcionamento descrito abaixo:
(i) Deve ser bombeada gua sempre que o tanque
inferior estiver cheio e o superior vazio;
(ii) No pode ser bombeada gua com o reservatrio
inferior vazio;
(iii) O ventilador sempre deve ser ligado durante o
bombeamento;
(iv) No caso de sobreaquecimento da bomba, deve-se
deslig-la e manter o ventilador ligado (at que a
temperatura volte ao normal)
Anlise de Sistemas Digitais
Exemplos (Projeto de Circuitos Lgicos)
1) Uma fbrica precisa de uma sirene para indicar o fim do expediente. A sirene deve ser ativada quando:
(a) J se passou das 17h e as mquinas estiverem todas desligadas;
(b) For sexta-feira, a produo do dia ter sido atingida e as mquinas estiverem desligadas. Neste caso,
deve ser ligado, tambm, um sistema de som ambiente para o happy-hour dos funcionrios.
Faa o projeto do circuito lgico que implementa as funes descritas acima.
2) Projete um circuito lgico que tenha as seguintes caractersticas:
A
1
1
A
0
0
S SEL
63
Anlise de Sistemas Digitais
3. Circuitos Lgicos Seqenciais
q Eletrnica Digital
Circuitos lgicos combinacionais sada depende apenas das variveis de entrada
q A clula bsica de um circuito lgico seqencial o dispositivo conhecido como flip-flop. O flip-flop
um dispositivo que possui dois estados estveis (0 ou 1) e capaz de armazenar um dgito binrio (bit)
em sua sada;
capacidade de
memria
Circuitos lgicos seqenciais sada depende das variveis de entrada e/ou seus
estados anteriores (que permanecem armazenados)
q A representao genrica de um flip-flop :
q Os circuitos seqenciais so sistemas que operam (na maior parte dos casos) sincronizados por um
sinal de CONTROLE, conhecido como CLOCK (ou relgio);
q Latch (trava) e multivibrador biestvel so outras denominaes para o dispositivo flip-flop.;
q Existem alguns tipos de flip-flops, a saber: FF tipo RS, FF tipo JK, FF tipo D, entre outros.
64
Anlise de Sistemas Digitais
3.1. Flip-Flop RS (Latch RS)
q Latch NOR (diagrama lgico)
R
S
Q
Q
Q
1 1
0 1
1 0
0 0
Q S R
q Tabela-verdade
q Smbolo
Obs.:
R = reset reseta (ou zera) a sada Q
S = set seta (leva para nvel alto) a sada Q
mantm
proibido (indeterminado)
(Qa = estado anterior da sada Q)
65
Anlise de Sistemas Digitais
Diagrama de temporiza Diagrama de temporiza o o (representao da evoluo do estado lgico das entradas e sadas
ao longo do tempo)
PROIBIDO
0
1
Q
1 1
1 0 1
0 1 0
0 0
Q S R
MANTM
R
( t=0 )
Q
S
1
0
1
0
1
0
1
0
Q
66
Anlise de Sistemas Digitais
3.1.1. Flip-Flop RS comandado por clock (FF RS sncrono)
q Diagrama lgico
q Tabela-verdade
mantm
proibido (indeterminado)
q Smbolo
1 0 1
Q
1
1
1
0
CLOCK
1 1
0 1
0 0
X X
Q S R
0 0
X X
1 0
Q

1
0
CLOCK
1 1
0 1
X X
X X
Q S R
67
Anlise de Sistemas Digitais
3.1.2. Flip-Flop RS disparado pela borda de clock
q Diagrama lgico
q Tabela-verdade
mantm
proibido (indeterminado)
q Smbolo
Obs.: Obs.:
Borda positiva Borda positiva
(crescente ou de subida)
TTL TTL
acima de 2 V nvel lgico 1
abaixo de 0,8 V nvel lgico 0
Borda negativa Borda negativa
(decrescente ou de descida)
68
Anlise de Sistemas Digitais
Diagrama de temporiza Diagrama de temporiza o o
69
Anlise de Sistemas Digitais
3.2. Flip-Flop D
q Diagrama lgico
q Tabela-verdade
q Smbolo
Obs.:
O FF tipo D FF tipo D usado para armazenamento
temporrio de informao em circuitos
eletrnicos digitais (mem mem ria ria).
mantm
Q = D Q = D
armazena 1 bit 1 bit
X
Q

1
0
CLK
1
0
X
X
Q D
70
Anlise de Sistemas Digitais
3.3. Flip-Flop JK
q Diagrama lgico
q Tabela-verdade
0 1 1 1
1 0 1 1
0 1 0 1
1 0 0 1
0 1 1 0
1
X
X
X
X
Q Q
Atual Atual Anterior Anterior
X X X
Q

1
0
CLK
0 1 0
X 0 0
X X X
X X X
Q
K J
comutao
71
Anlise de Sistemas Digitais
q Smbolo
Obs.:
Os FF FF s tipo JK s tipo JK so utilizados em sistemas
de contagem (contadores) e diviso de
freqncia.
q A tabela-verdade simplificada do flip-flop JK fica:
mantm
comuta
Qa Qa 0 0
1 0 1 0
Qa Qa X X
Qa
0
Qa
Qa
Q

1
0
CLK
Qa 1 1
1 0 1
Qa X X
Qa X X
Q K J
72
Anlise de Sistemas Digitais
Preset e Clear Preset e Clear
Todos os flip-flops podem apresentar duas entradas que permitem levar a sa sa da Q da Q a n n vel l vel l gico gico 0 0
ou a n n vel l vel l gico gico 1 1 , independentemente do estado do clock independentemente do estado do clock. Estas entradas so conhecidas como:
CLEAR CLEAR (CLR): limpa a sada Q (faz Q=0);
PRESET PRESET (Pr): faz Q=1.
Exemplos:
Tabela-verdade:
Geralmente, as entradas Preset e Clear so ativas em nvel baixo. Por isso, recebem um inversor ( )
na simbologia dos flip-flops.
0 1 0
Operao normal 1 1
1 0 1
Proibido 0 0
Q Pr CLR
73
Anlise de Sistemas Digitais
Exemplo 1
Esboce o diagrama de temporizao da sada Q
Q D
Q
CLK
CLR
Pr
74
Anlise de Sistemas Digitais
Exemplo 2
Esboce o diagrama de temporizao da sada Q
75
Anlise de Sistemas Digitais
3.4. Tempo de Comutao de um Flip-Flop
a) Atraso (ou tempo) de propaga a) Atraso (ou tempo) de propaga o (time delay) o (time delay), , t t
d d
q Intervalo de tempo necessrio para a possvel alterao do estado final do flip-flop
Exemplo:
b) Tempo de ajuste (setup time) b) Tempo de ajuste (setup time), , t t
s s
q Intervalo de tempo mnimo de manuteno do sinal de entrada de forma inalterada para que o nvel lgico
seja corretamente reconhecido pelo flip-flop.
Exemplo:
c) Tempo de conserva c) Tempo de conserva o ou tempo de reten o ou tempo de reten o (hold time) o (hold time), , t t
H H
q Intervalo de tempo mnimo que o bit de dado na entrada do flip-flop deve ser mantido, aps a borda do
clock, para garantir correta transmisso para a sada.
Exemplo:
76
Anlise de Sistemas Digitais
Exemplo
Esboce o diagrama de temporizao da sada Q
2
. Considere um pequeno atraso de propagao na comutao
dos flip-flops.
77
Anlise de Sistemas Digitais
3.5. CONTADORES ASSNCRONOS
Diagrama de Temporizao
78
Anlise de Sistemas Digitais
Tabela de Estados Diagrama de
Transio de Estados
Em decimal,
0
1
2
3
4
5
6
7
Mdulo do Contador: indica o nmero de
estados da seqncia de contagem. No caso
analisado, temos um contador de mdulo 8;
Se usarmos N flip-flops, teremos um
contador de mdulo 2
N
, ou seja, 2
N
estados
na seqncia de contagem.
Mdulo do Contador: indica o nmero de
estados da seqncia de contagem. No caso
analisado, temos um contador de mdulo 8;
Se usarmos N flip-flops, teremos um
contador de mdulo 2
N
, ou seja, 2
N
estados
na seqncia de contagem.
(recicla)
Anlise de Sistemas Digitais
Diviso de freqncia
(f=1 kHz)
Em qualquer contador, cada FF tem o sinal de sua sada com metade da freqncia do sinal em sua
entrada de clock e, o sinal da sada do ltimo FF (ou seja, o MSB), tem uma freqncia igual a
freqncia do clock de entrada dividida pelo mdulo do contador;No exemplo acima, temos:
Hz 125
2
kHz 1
3
2
= = =
mdulo
f
f
clock
Q
Anlise de Sistemas Digitais
3.5.1. CONTADORES ASSNCRONOS DE MDULO < 2
N
Um contador assincrono bsico realiza uma contagem limitada ao valor do mdulo (por exemplo, de 0 a 7).
Esse , na verdade, o valor mximo do mdulo que pode ser obtido com N FFs (no caso, N=3). O contador
bsico pode ser modificado, para gerar um mdulo menor que 2
N
, fazendo com que o contador pule estados
que normalmente fazem parte da seqncia de contagem.
Exemplo: Projete um contador de mdulo 6 (contagem de 000
2
a 101
2
).
Q
2
Q
1
Q
0
(reset do contador)
clock
Anlise de Sistemas Digitais
Para construir um contador que inicie a contagem a partir de todos os bits em nvel 0 (zero) e
que tenha um mdulo X (contagem de 0 a X- 1):
Projeto de Contadores Assncronos - Procedimento Geral
1. Determine o menor nmero de FFs (N) de modo que 2
N
X e conecte-os como um contador.
Se 2
N
= X, dispense os passos 2 e 3;
2. Conecte a sada de uma porta NAND s entradas de CLEAR de todos os FFs;
3. Determine quais so os FFs que estaro em nvel ALTO na contagem X e, ento, conecte
suas sadas (Q) s entradas da porta NAND.
Anlise de Sistemas Digitais
Exemplo: Projete um contador decimal (contagem de 0
10
a 9
10
).
Soluo:
Contador de mdulo 10 (X=10
10
);
Nmero mnimo de FFs necessrios: N = 4 (lembrando: 2
N
=16);
Contagem do contador bsico (4 bits):
1 1 1 1
0 1 1 1
1 0 1 1
0 0 1 1
1 1 0 1
0 1 0 1
1 0 0 1
0 0 0 1
1 1 1 0
0 1 1 0
1 0 1 0
0 0 1 0
1 1 0 0
0 1 0 0
1 0 0 0
0 0 0 0
Q0 Q1 Q2 Q3
X = 10
10
= 1010
2
Q3 Q1
(em nvel alto)
(reset do contador)
Q3 Q2 Q1 Q0
Q3
Q1
Obs.: O contador decimal tambm conhecido
como contador decdico (ou de dcada) e
contador BCD. implementado pelo CI 7490.
Anlise de Sistemas Digitais
3.5.2. CONTADOR ASSNCRONO DECRESCENTE
Diagrama de
Transio de Estados
Diagrama Lgico
Diagrama de
Temporizao
Contador decrescente de
mdulo 8
Anlise de Sistemas Digitais
3.5.3. ATRASO DE PROPAGAO EM CONTADORES ASSNCRONOS
O atraso de propagao na comutao da
sada de um FF pode provocar funcionamento
indesejado de um contador assncrono, como
pode ser observado nos diagramas de
temporizao ao lado, onde foi considerado
t
d
= 50 ns.
No diagrama (a), no ocorre problema na
operao do contador;
J no diagrama (b), ocorre erro na contagem
devido o atraso na comutao dos FFs ser
significativo em relao ao perodo do clock.
Para evitar um funcionamento indesejado do
contador assncrono, deve-se garantir que o
perodo do clock seja:
onde N o nmero de FFs do contador.
Isto limita a freqncia de operao do
contador a:
d clock
t N T
d
clock
t N
f

1
1) Projete um contador assncrono, crescente, de mdulo 12 (contagem de 0
10
a 11
10
).
2) Projete um contador assncrono, decrescente, de mdulo 6 (contagem de 5
10
a 0
10
).
3) Faa o projeto de um contador assncrono, de mdulo 8, que seja crescente ou decrescente. O sentido de
contagem deve ser controlado por um sinal UP/DOWN.
4) Faa o projeto de um contador assncrono que conte de 3
10
a 10
10
Anlise de Sistemas Digitais
Exerccios
86
Anlise de Sistemas Digitais
3.6. CONTADORES SNCRONOS
Tabela de Estados
Os problemas encontrados com os contadores assncronos so provocados pelo acmulo dos atrasos de
propagao dos FFs. Essas limitaes podem ser superadas com o uso de contadores sncronos (ou
paralelos) nos quais os FFs so disparados simultaneamente (em paralelo) pelos pulsos de clock de entrada.
Como os pulsos de clock so aplicados a todos os FFs simultaneamente, deve-se usar algum recurso para
controlar o momento no qual um FF deve comutar e o momento que deve permanecer inalterado, na
ocorrncia de uma borda de clock. Para isso, conecta-se as entradas J e K da seguinte forma:
Cada FF ir comutar apenas quando houver uma borda decrescente de clock E as
sadas de todos os FFs anteriores (menos significativos) estiverem em 1.
Cada FF ir comutar apenas quando houver uma borda decrescente de clock E as
sadas de todos os FFs anteriores (menos significativos) estiverem em 1.
Circuito Lgico
87
Anlise de Sistemas Digitais
Diagrama de Temporizao
Anlise de Sistemas Digitais
Para contadores sncronos, o atraso de propagao total dado por:
atraso total = t
d
do FF + t
d
da porta AND
Assim, o perodo e a freqncia do clock ficam limitados a:
T
clock
t
d (FF)
+ t
d (porta AND)
e
f
clock
1
(t
d (FF)
+ t
d (porta AND)
)
Os contadores sncrons so impelmentados pelos seguintes CIs comerciais (TTL):
74160 ou 74162 (contadores sncronos decdicos)
74161 ou 74163 (contadores sncronos de mdulo 16)
Anlise de Sistemas Digitais
3.6.1. CONTADOR SNCRONO CRESCENTE/DECRESCENTE
Contagem CRESCENTE: Devem
ser conectados os Qs dos FFs
anteriores s portas AND;
Contagem DECRESCENTE:
Devem ser conectados os Qs dos
FFs anteriores s portas AND;
Contagem CRESCENTE: Devem
ser conectados os Qs dos FFs
anteriores s portas AND;
Contagem DECRESCENTE:
Devem ser conectados os Qs dos
FFs anteriores s portas AND;
Anlise de Sistemas Digitais
Para fazer a carga (load) do contador:
Coloque os bits a serem carregados nas entradas P
2
, P
1
e P
0
(bits da entrada de dados paralelos);
Leve, momentaneamente, o sinal PL para nvel baixo. Isso far com que os FFs sejam
carregados com o dado existente na entrada de dados paralelos, ou seja,
Q
2
=P
2
, Q
1
=P
1
e Q
0
=P
0
3.6.2. CONTADOR SNCRONO COM CARGA PARALELA
91
Anlise de Sistemas Digitais
3.7. ARMAZENAMENTO E TRANSFERNCIA DE DADOS
Uma das aplicaes mais comuns dos flip-flops no armazenamento de dados ou informaes. Os dados so
armazenados na forma de nmeros binrios (cada bit representado pelo estado da sada de um FF). A
combinao de FFs utilizada para armazenar um grupo de bits de dados chamada registrador.
A operao mais comum realizada sobre dados armazenados em registradores a operao de
transferncia de dados, que consiste em levar os dados de um FF ou registrador a outro. Estudaremos
alguns tipos de registradores e formas de transferncia de dados.
3.7.1. REGISTRADOR DE MEMRIA INTERMEDIRIA
Q
2
Q
0
Q
1
D
2
D
0
D
1
Quando ocorre uma borda positiva do sinal LOAD (conectado aos clocks dos FFs), a informao
contida em D
2
D
1
D
0
armazenada nas sadas dos FFs. O registrador armazena, ento, o dado
Q
2
Q
1
Q
0
. Este tipo de carregamento de dados chamado de carga paralela.
LOAD
Q
Q
Q
Q
Q
Q
92
Anlise de Sistemas Digitais
3.7.1.1. Transferncia paralela de dados
Anlise de Sistemas Digitais
3.7.2. REGISTRADOR DE DESLOCAMENTO
Um registrador de deslocamento uma combinao de FFs organizada de modo que os nmeros binrios
armazenados nos FFs sejam deslocados de um FF para o seguinte, a cada pulso de clock. Assim, cada
bit do dado a ser armazenado deslocado at ocupar sua posio correta. Este tipo de carregamento de
dados chamado de carga serial. Um exemplo de uma operao similar realizada por registradores de
deslocamento o deslocamento de dgitos em uma calculadora: os dgitos mostrados no display so deslocados
cada vez que um novo nmero digitado.
Entrada
serial de
dados
Clock
Clock
0 0 0 1 0 (bit 3)
Aps a 3
borda decresc.
0 0 1 0 ---
Aps a 4
borda decresc.
0 0 0 0 1 (bit 2)
Aps a 2
borda decresc.
0 0 0 0 0 (bit 1)
Aps a 1
borda decresc.
0 0 0 0 0 (bit 0)
Antes da 1
borda decresc.
Q0 Q1 Q2 Q3
Entrada
serial de
dados
Clock
Circuito Lgico
Tabela de Estados
Diagrama de Temporizao
Anlise de Sistemas Digitais
3.7.2.1. Transferncia serial de dados
Os dados so transferidos do Registrador X para o Registrador Y
95
Anlise de Sistemas Digitais
4. CIRCUITOS DE SELEO E DISTRIBUIO DE DADOS
Um MULTI PLEXADOR digital (MUX) ou seletor de dados um circuito lgico que recebe vrios dados
digitais de entrada e seleciona um deles, em um determinado instante, para transfer-lo para a sada.
4.1. MULTIPLEXADOR
Entradas de
SELEO
I
N -1
Resumindo: O multiplexador atua como uma chave de mltiplas posies, controlada digitalmente
(por meio do cdigo aplicado nas entradas de SELEO). Em outras palavras, um multiplexador
seleciona uma das N entradas e transmite o dado selecionado para um nico canal de sada.
Esta operao chamada multiplexao.
O envio de dados da entrada desejada para a
sada Z controlado pelas entradas de
SELEO (que tambm so chamadas de
entradas de ENDEREO).
Anlise de Sistemas Digitais
4.1.1. MULTIPLEXADOR BSICO DE DUAS ENTRADAS
Sada
Tabela-Verdade
Endereo: 0
(entrada I
0
)
Endereo: 1
(entrada I
1
)
97
Anlise de Sistemas Digitais
4.1.2. MULTIPLEXADOR DE QUATRO ENTRADAS
Tabela-Verdade
ENDEREOS
Entrada
de DADOS
Entrada de
SELEO
(endereamento)
Anlise de Sistemas Digitais
4.1.3. MULTIPLEXADOR DE OITO ENTRADAS (CI 74151)
Circuito Lgico
Tabela-Verdade
Sadas: Z e Z
Entradas de SELEO: S
2
, S
1
e S
0
Entradas de DADOS: I
0
I
7
Entrada de Habilitao (ENABLE): E
E = 0 as entradas so conectadas s
sadas, de acordo com a seleo S
2
S
1
S
0
E = 1 as sadas so desabilitadas (Z=0),
independentemente das entradas de seleo.
Anlise de Sistemas Digitais
4.1.3.1. MUX de 16 entradas utilizando o CI 74151 (MUX de 8 entradas)
Os CIs multiplexadores bsicos (2, 4, 8 e 16 entradas) podem ser combinados para formar multiplexadores
com maior nmeros de entradas, como mostrado no exemplo abaixo, onde implementado um MUX de 16
entradas utilizando dois CIs 74151 (MUX de 8 entradas).
Esse circuito tem um total de 16 entradas de
dados, oito aplicadas em cada CI MUX. As sadas
de cada CI MUX so combinadas em uma porta
OR para gerar uma nica sada X. O circuito
funciona como um MUX de 16 entradas.
As entradas de seleo S
3
S
2
S
1
S
0
selecionam
uma das 16 entradas para transfer-la sada X.
A entrada S
3
determina o CI MUX que
habilitado:
Quando S
3
= 0, o CI da parte superior
habilitado e as entradas S
2
S
1
S
0
determinam a
entrada de dados que ser transmitida para a
sada Z (do CI superior) e, conseqentemente,
levada sada X (neste caso, a sada Z do CI
inferior est em nvel lgico O, pois o CI est
desabilitado);
Quando S
3
= 1, o CI da parte inferior
habilitado e as entradas S
2
S
1
S
0
determinam a
entrada de dados que ser transmitida para a
sada Z (do CI inferior) e, conseqentemente,
levada sada X (neste caso, a sada Z do CI
superior est em nvel lgico O, pois o CI est
desabilitado);
Anlise de Sistemas Digitais
4.1. DEMULTIPLEXADOR
Um multiplexador recebe vrias entradas e transmite uma delas para a sada. Um demultiplexador
(DEMUX) realiza a operao inversa: ele recebe uma nica entrada e a distribui para vrias sadas.
Resumindo: O demultiplexador, assim como o multiplexador, tambm atua como uma chave de
mltiplas posies, controlada digitalmente (por meio do cdigo aplicado nas entradas de
SELEO). A diferena que um demultiplexador recebe uma nica entrada de dados e a distribui
seletivamente para um dos N canais de sada. Esta operao chamada demultiplexao.
A entrada de DADOS transmitida apenas para
uma das sadas, de acordo com o cdigo
(endereo) definido pelas entradas de SELEO.
SADAS
Anlise de Sistemas Digitais
4.1.1. DEMULTIPLEXADOR DE 1 PARA 8 LINHAS
Circuito Lgico
Tabela-Verdade
endereamento
SADAS
E
N
D
E
R
E

A
M
E
N
T
O

(
E
n
t
r
a
d
a
s

d
e

S
e
l
e

o
)
Anlise de Sistemas Digitais
Um demultiplexador de 1 para 8 linhas pode ser implementado utilizando o CI 74138, conforme
mostrado no exemplo abaixo:
DEMUX
74138
Diagrama de Conexo
Diagrama de Temporizao
Obs.: a porta AND no circuito acima interna ao CI 74138. Ela utilizada para definir a funo implementada pelo
circuito (decodificador/demux). Para operar como demux, deve ter suas entradas conectadas conforme mostrado.