Vous êtes sur la page 1sur 74

CAPÍTULO 5

CAPÍTULO 5 Esquema de funcionamiento de un computador

Esquema de funcionamiento de un computador

5. Esquema del funcionamiento de un computador

5. Esquema del funcionamiento de un computador En esta lección se presenta el esquema de funcionamiento

En esta lección se presenta el esquema de funcionamiento de un computador, analizando las unidades centrales que lo componen y cómo se interconectan:

El procesador Elementos internos Temporización en la ejecución de instrucciones Concepto de microprocesador y microcontrolador Procesadores RISC y CISC Jerarquía de memoria Estructuras básicas de computadores Computadores personales (PC) Paralelismo

23-oct-01

Introducción a la Informática

A.Prieto

2

(c) McGraw-Hill / Interamericada de España

5. Esquema del funcionamiento de un computador. Contenidos

5. Esquema del funcionamiento de un computador. Contenidos CONCEPTOS PREVIOS FUNCIONAMIENTO INTERNO DE UNA

CONCEPTOS PREVIOS

FUNCIONAMIENTO INTERNO DE UNA

COMPUTADORA EL PROCESADOR

EL CONCEPTO DE INTERRUPCIÓN

JERARQUÍA DE MEMORIA

ESTRUCTURAS BÁSICAS DE INTERCONEXIÓN

COMPUTADORES PERSONALES (PC)

PARALELISMO EN COMPUTADORAS

CONCLUSIONES

23-oct-01

Introducción a la Informática

A.Prieto

3

(c) McGraw-Hill / Interamericada de España

5.1 CONCEPTOS PREVIOS:

Unidades funcionales

5.1 CONCEPTOS PREVIOS: Unidades funcionales Memoria Entradas Salidas masiva (E) (S) (MM) Periféricos Memoria
Memoria Entradas Salidas masiva (E) (S) (MM) Periféricos Memoria principal (M)
Memoria
Entradas
Salidas
masiva
(E)
(S)
(MM)
Periféricos
Memoria
principal
(M)

23-oct-01

Unidad de tratamiento (ALU)

Unidad de

control

(CU)

Procesador (CPU)

Introducción a la Informática

A.Prieto

4

(c) McGraw-Hill / Interamericada de España

5.1 Conceptos previos: elementos básicos

5.1 Conceptos previos: elementos básicos En esta lección vamos a utilizar como módulos constructivos, los siguientes

En esta lección vamos a utilizar como módulos constructivos, los siguientes elementos (Capítulo 4):

Biestables

Registros

Contadores

ALU

Memoria principal

Puertos de E/S

Buses

23-oct-01

Introducción a la Informática

A.Prieto

5

(c) McGraw-Hill / Interamericada de España

5.1 Conceptos previos: elementos básicos

5.1 Conceptos previos: elementos básicos Biestables Elemento de memoria (Z) que almacena 1 bit. Carga en

Biestables

Elemento de memoria (Z) que almacena 1 bit. Carga en el biestable Z de un 1:

Z 1

 

1

0

   

1

0

Z

0

1 1
1
1

1

Z

23-oct-01

Introducción a la Informática

A.Prieto

6

(c) McGraw-Hill / Interamericada de España

5.1 Conceptos previos: elementos básicos

5.1 Conceptos previos: elementos básicos entrada Señal de control 0 1 001 110 c=0 10100 101

entrada

Señal de control 0 1 001 110 c=0 10100 101 1 0 100 101
Señal de control
0
1
001
110
c=0
10100
101
1
0
100
101

entrada

Señal de control
Señal de control

salida

Registro:

1 0 100 101 entrada Señal de control salida Registro : Memoria para almacenar un dato,

Memoria para almacenar un dato, dirección o instrucción individual Suelen ser de 8, 16, 32, 64 ó 128 bits Una señal de control hace que se cargue la información de entrada, y cambie su contenido

Ejemplo de carga:

R7 RM

23-oct-01

Introducción a la Informática

A.Prieto

7

(c) McGraw-Hill / Interamericada de España

5.1 Conceptos previos: elementos básicos

5.1 Conceptos previos: elementos básicos Contadores Ascendente de 8 bits:   0, 1, 2, 3, 4,

Contadores

Ascendente de 8 bits:

 

0, 1, 2, 3, 4,

,

255, 0, 1,

(en binario)

Incremento: PC PC+1

Carga en paralelo: PC DR

23-oct-01

Introducción a la Informática

A.Prieto

8

(c) McGraw-Hill / Interamericada de España

5.1 Conceptos previos: elementos básicos

5.1 Conceptos previos: elementos básicos ALU BS ← BA op BS La operación a efectuar se

ALU

BS BA op BS

La operación a efectuar se establece con las señales de control. P.e., suma Señales de control:

001

Operación:

BS BA + BS

Señales de

control

23-oct-01

Introducción a la Informática

Dato 1 Dato 2 BA BB ALU BS Resultado A.Prieto 9
Dato 1
Dato 2
BA
BB
ALU
BS
Resultado
A.Prieto
9

(c) McGraw-Hill / Interamericada de España

5.1 Conceptos previos: elementos básicos

5.1 Conceptos previos: elementos básicos 3745 0 2356 2 3725 3 4832 4 2437 5 4326

3745

0

2356

2

3725

3

4832

4

2437

5

4326

 

5

3456

2

5

23-oct-01

Memoria principal:

Se divide en posiciones o palabras de memoria.

Para leer o escribir, es necesario proporcionar la dirección de acceso.

Una memoria dispone de las siguientes

E/S:

Entrada de datos (DBI) Salida de datos (DBO) Entrada de dirección (AB) Señales de control:

IO/M’=0 operar con la memoria R/W’=0 escribir; R/W’=1, leer

Introducción a la Informática

A.Prieto

10

(c) McGraw-Hill / Interamericada de España

5.1 Conceptos previos: elementos básicos

5.1 Conceptos previos: elementos básicos [1] Se ñal de contro l R/W =0 , es cr
[1] Se ñal de contro l R/W =0 , es cr i bi r R/W
[1]
Se ñal de contro l
R/W =0 , es cr i bi r
R/W =1 , le er
direccio nes
0
1
2
3
4
5
6
0
1 0
1 0
1
110 1000
111
7
8
9
10
11
[
hilo s
16 hilo s
Dirección
(A B)
2 m
direccio nes

Dato de entrada (D B I)

16

[7]

m hilos

po sicione s o pa la bras d e me mo ria

Dato de salida (D B O)

0101 0111 0 1 0 0011 1

]

Escritura en memoria:

M(AB) DB

Lectura de memoria:

DBO M(AB)

23-oct-01

Introducción a la Informática

A.Prieto

11

(c) McGraw-Hill / Interamericada de España

5.1 Conceptos previos: elementos básicos

5.1 Conceptos previos: elementos básicos Puertos de E/S : Desde el punto de vista del procesador

Puertos de E/S:

Desde el punto de vista del procesador cada periférico es un conjunto de registros, que se denominan puertos de E/S Para leer o escribir en un puerto:

cada periférico es un conjunto de registros, que se denominan puertos de E/S Para leer o

hay que proporcionar su identificación binaria (dirección), y generar las siguientes señales de control:

23-oct-01

IO/M’=1 operación de E/S

R/W’=0 salida; R/W’=1, entrada

Introducción a la Informática

A.Prieto

12

(c) McGraw-Hill / Interamericada de España

5.1 Conceptos previos: elementos básicos

5.1 Conceptos previos: elementos básicos Buses : Conjunto de conductores que transfieren en paralelo la información.

Buses:

Conjunto de conductores que transfieren en paralelo la información. Sirven de camino de interconexión entre unas unidades y otras. Frecuentemente se utiliza un bus (bus del sistema), que a su vez, se compone de tres buses:

unas unidades y otras. Frecuentemente se utiliza un bus (bus del sistema), que a su vez,
unas unidades y otras. Frecuentemente se utiliza un bus (bus del sistema), que a su vez,

Bus de direcciones Bus de datos Bus de control

8
8

23-oct-01

Introducción a la Informática

Bus de control 8 23-oct-01 Introducción a la Informática A. Prieto 13 (c) McGraw-Hill / Interame

A.Prieto

13

(c) McGraw-Hill / Interamericada de España

5.1 Conceptos previos:

Ejemplo de interconexión de las unidades

Conceptos previos: Ejemplo de interconexión de las unidades Periférico s Memori a IPv Unidad de tratamiento
Periférico s Memori a IPv Unidad de tratamiento Unidad de central control M OPv Procesador
Periférico
s
Memori
a
IPv
Unidad de tratamiento
Unidad de
central
control
M
OPv
Procesador
Bus de direcciones
Bus de datos
Bus de control
23-oct-01
Introducción a la Informática
A.Prieto
14

(c) McGraw-Hill / Interamericada de España

5.3.1 Elementos internos del procesador

5.3.1 Elementos internos del procesador Unidad de tratamiento Unidad de control rD RT o reloj FF
Unidad de tratamiento Unidad de control rD RT o reloj FF RF Z Lógica de
Unidad de tratamiento
Unidad de control
rD
RT
o
reloj
FF
RF
Z
Lógica de
r1
SP
control
S
r0
ALU
IR
C
V
PC
AR
DR

23-oct-01

Introducción a la Informática

A.Prieto

15

(c) McGraw-Hill / Interamericada de España

5.3.1 Elementos internos del procesador

5.3.1 Elementos internos del procesador Banco de registros de uso general ( RF : r0 a

Banco de registros de uso general

(RF: r0 a rD) Almacen temporal de datos y/o

direcciones Registro temporal (RT)

Unidad de tratamiento Unidad de control rD RT F rel RF oj F Z Lógica
Unidad de tratamiento
Unidad de
control
rD
RT
F
rel
RF
oj
F
Z
Lógica
r1
o SP
de
r0
S
ALU
C
IR
control
V
PC
AR
DR

Biestables indicadores o de condición (FF):

C: Acarreo S: Indicador de signo (si el último resultado de la ALU es negativo: S=1) Z: Indicador de cero (si el último resultado de la ALU es cero, Z=1) P: Indicador de paridad (si la paridad del ultimo resultado es par, P=1) V: Indicador de desbordamiento El conjunto de estos biestables forma la palabra de estado (o SW, "Status Word").

23-oct-01

Introducción a la Informática

A.Prieto

16

(c) McGraw-Hill / Interamericada de España

5.3.1 Elementos internos del procesador

5.3.1 Elementos internos del procesador Unidad de tratamiento rD RT RF r1 r0 ALU F F
Unidad de tratamiento rD RT RF r1 r0 ALU F F Z S C V

Unidad de tratamiento

rD RT RF r1 r0 ALU
rD
RT
RF
r1
r0
ALU
F F Z S C
F
F
Z
S
C

V

AR DR
AR
DR

Unidad de

control

rel

oj Unidad de control rel IR PC Lógica de control

IR PC
IR
PC

Lógica

de

control

Registro de dirección (AR), donde deberá ubicarse la dirección del dato/instrucción a leer o escribir en memoria (o de un puerto de periférico) Registro de datos (DR), donde se almacenará el dato a escribir en la memoria o la información leída de la memoria (o de un periférico) Lógica de control, circuitos que generan las señales de control (con reloj) Registro de instrucción (IR), memoriza temporalmente la instrucción del programa que la unidad de control está interpretando o ejecutando Contador del programa (PC), registro-contador que contiene en todo momento la dirección de memoria dónde se encuentra la instrucción siguiente a ejecutar.

23-oct-01

Introducción a la Informática

A.Prieto

17

(c) McGraw-Hill / Interamericada de España

5.3.1 Elementos internos del procesador

5.3.1 Elementos internos del procesador Unidad de tratamiento Unidad de control rD RT reloj F RF
Unidad de tratamiento Unidad de control rD RT reloj F RF o F Z Lógica
Unidad de tratamiento
Unidad de control
rD
RT
reloj
F
RF
o
F
Z
Lógica de
r1
SP
control
r0
S
ALU
C
IR
V
PC
AR
DR
de r1 SP control r0 S ALU C IR V PC AR DR Bus de direcciones
de r1 SP control r0 S ALU C IR V PC AR DR Bus de direcciones

Bus de direcciones

Bus de datos

Bus de control

V PC AR DR Bus de direcciones Bus de datos Bus de control 23-oct-01 Introducción a

23-oct-01

Introducción a la Informática

A.Prieto

Memoria M
Memoria
M

Periféricos

IPv
IPv
Introducción a la Informática A. Prieto Memoria M Periféricos IPv OPv 18 (c) McGraw-Hill / Interame
Introducción a la Informática A. Prieto Memoria M Periféricos IPv OPv 18 (c) McGraw-Hill / Interame
Introducción a la Informática A. Prieto Memoria M Periféricos IPv OPv 18 (c) McGraw-Hill / Interame
Introducción a la Informática A. Prieto Memoria M Periféricos IPv OPv 18 (c) McGraw-Hill / Interame
OPv
OPv

18

(c) McGraw-Hill / Interamericada de España

5.3.1 Elementos internos del procesador:

función del contador de programa

internos del procesador: función del contador de programa Memoria Unidad de tratamiento Unidad de control rD
Memoria Unidad de tratamiento Unidad de control rD 100A A73C RT reloj 100B 7C4D F
Memoria
Unidad de tratamiento
Unidad de control
rD
100A
A73C
RT
reloj
100B
7C4D
F
RF
o
100C
65AD
F
Z
Lógica de
r1
SP
100D
BC73
control
100E
1000
r0
S
IR
ALU
100F
3A02
C
BC73
1010
7BC0
V
100E
AR
DR
PC
Bus de direcciones
Bus de datos
Bus de control
23-oct-01
Introducción a la Informática
A.Prieto
19

(c) McGraw-Hill / Interamericada de España

5.3.2 Temporización

5.3.2 Temporización La ejecución de cualquier instru cción se realiza en dos fases: Fase de captación

La ejecución de cualquier instrucción se realiza en dos fases:

Fase de captación de instrucción. Siempre que se inicia una instrucción el procesador capta de la memoria la instrucción siguiente a ejecutar. AR PC

DR

M(AR)

IR

DR (En IR queda almacenado el codop de la instrucción)

PC

PC + 1

(suponemos que cada instrucción ocupa una sola posición de memoria)

Fase de ejecución Se realizan las operaciones específicas correspondientes al código de operación (codop) de la instrucción captada, generándose las señales de control oportunas

La ejecución de una instrucción lleva consigo por lo menos un acceso a memoria (para captar la instrucción), pudiendo efectuar accesos adicionales (captación de operandos, memorización de resultados, etc.)

23-oct-01

Introducción a la Informática

A.Prieto

20

(c) McGraw-Hill / Interamericada de España

5.3.2 Temporización

5.3.2 Temporización codop1 23-oct-01 codop2 AR ← PC DR ← M(AR) IR ← DR PC ←

codop1

23-oct-01

codop2

AR PC DR M(AR) IR DR PC PC+1

codop3

codop4

Introducción a la Informática

Fase de captación de instrucción

.

.

.

codop5

A.Prieto

.

.

.

codopn

Fase de ejecución de instrucción

21

(c) McGraw-Hill / Interamericada de España

5.3.2 Temporización

5.3.2 Temporización Las operaciones: carga de un registro: MA, PC o IR MR, lectura de memoria:

Las operaciones: carga de un registro: MA, PC o IR MR, lectura de memoria: RMM(DM), incremento del contador de programa: PC PC+1, etc.) son las operaciones más elementales que puede hacer el computador, y reciben el nombre de:

microoperaciones

Se puede concluir que una instrucción máquina, implica la realización de un conjunto determinado de microoperaciones en un orden preestablecido.

23-oct-01

Introducción a la Informática

A.Prieto

22

(c) McGraw-Hill / Interamericada de España

5.3.2 Temporización

5.3.2 Temporización Ejemplo 5.1 direcciones 0000 Computador de palabras de 16 bits. En M(H’0039) instrucción

Ejemplo 5.1

direcciones

0000

Computador de palabras de 16 bits. En M(H’0039) instrucción H’0700:

r7 M(rD) rD contiene H’54C2 Contenidos de memoria: en la figura Qué microoperaciones se realizarán durante la ejecución de la instrucción, y los cambios que van teniendo lugar en PC, IR, AR, DR y r7.

0007

0039

003A

003B

003C

54C2

FFFF

23-oct-01

Introducción a la Informática

A.Prieto

Contenidos

7AC4

7AC4 65C9 0700 607D 2D07 C000 D7A2 3FC4

65C9

7AC4 65C9 0700 607D 2D07 C000 D7A2 3FC4

0700

607D

2D07

C000

7AC4 65C9 0700 607D 2D07 C000 D7A2 3FC4

D7A2

7AC4 65C9 0700 607D 2D07 C000 D7A2 3FC4

3FC4

(c) McGraw-Hill / Interamericada de España

instrucciones

dato

23

5.3.2 Temporización

5.3.2 Temporización     Contenidos de registros PC IR AR DR R7 Fase Microperación
   

Contenidos de registros

PC

IR

AR

DR

R7

Fase

Microperación

0039

-

-

 

- -

 

AR PC

0039

-

0039

- -

 

Captación

DR M(AR)

0039

-

0039

0700

-

de

nstrucción

IR DR

0039

0700

0039

0700

-

PC PC+1

003A

0700

0030

0700

-

Ejecución

AR rD

003A

0700

54C2

0700

-

de

DR M(AR)

003A

0700

54C2

D7A2

-

nstrucción

r7 DR

003A

0700

54C2

D7A2

D7A2

23-oct-01

Introducción a la Informática

 

Valores

iniciales

A.Prieto

direcciones

Contenidos

 

0000

7AC4

0007 65C9

0007

65C9

0039

0700

003A

607D

003B

2D07

003C

C000

54C2 D7A2

54C2

D7A2

FFFF

3FC4

24

(c) McGraw-Hill / Interamericada de España

5.3.2 Temporización

5.3.2 Temporización carga AR ← rD DR ← M(AR) r7 ← DR 23-oct-01 suma RT ←

carga

5.3.2 Temporización carga AR ← rD DR ← M(AR) r7 ← DR 23-oct-01 suma RT ←

AR rD DR M(AR) r7 DR

23-oct-01

suma

RT rD r0 r7+RT

.

AR PC DR M(AR) IR DR PC PC+1

Fase de captación de instrucción

.

.

salto

PC rD

rutina

retorno

SP SP-1 AR SP DR PC M(AR) DR PC rD

AR SP DR M(AR) PC DR SP SP+1

Introducción a la Informática

A.Prieto

Fase de

ejecución

de

instrucción

25

(c) McGraw-Hill / Interamericada de España

5.3.3 GESTIÓN DE LAS INSTRUCCIONES DE CONTROL, POR EL PROCESADOR

GESTIÓN DE LAS INSTRUCCIONES DE CONTROL, POR EL PROCESADOR Según lo visto el procesador ejecuta secuencialmente

Según lo visto el procesador ejecuta secuencialmente las instrucciones del programa.

Sin embargo, con las instrucciones de control se puede alterar el orden de ejecución de un programa, saltando el mismo a la ejecución de una instrucción ubicada en una dirección de memoria arbitraria, ds, especificada en la instrucción de salto.

Una vez ejecutada la instrucción de salto el programa ejecuta la instrucción contenida en la posición ds y las que se encuentren sucesivamente a partir de ella

23-oct-01

Introducción a la Informática

A.Prieto

26

(c) McGraw-Hill / Interamericada de España

5.3.3 GESTIÓN DE LAS INSTRUCCIONES DE CONTROL, POR EL PROCESADOR (2)

DE LAS INSTRUCCIONES DE CONTROL, POR EL PROCESADOR ( 2 ) Hay dos tipos de instrucciones

Hay dos tipos de instrucciones de control:

Bifurcaciones (o saltos incondicionales) y saltos (condicionales) Llamadas a procedimientos y retornos de procedimientos, condicionales o incondicionales.

En las instrucciones condicionales, el salto o llamada sólo se produce si se cumple alguna o algunas condiciones, establecidas por el valor de alguno de los biestables indicadores (Z, S, P, V, etc.)

23-oct-01

Introducción a la Informática

A.Prieto

27

(c) McGraw-Hill / Interamericada de España

5.3 GESTIÓN DE LAS INSTRUCCIONES DE CONTROL, POR EL PROCESADOR (3)

DE LAS INSTRUCCIONES DE CONTROL, POR EL PROCESADOR (3) Bifurcaciones (o saltos incondicionales) y saltos

Bifurcaciones (o saltos incondicionales) y saltos (condicionales) Se altera el orden de ejecución saltando a una instrucción ubicada en una dirección de memoria arbitraria, ds, establecida por el programador. En la fase de ejecución el procesador cambia el contenido del contador de programa por ds

PC

ds

así en la siguiente captación de instrucción, al leer de memoria la instrucción cuya dirección está en PC se capta es la instrucción que está en la dirección ds (se produce automáticamente el salto).

En el ejemplo que estamos considerando, la dirección de salto debe darse a través del registro rD; es decir, el procesador ejecuta la instrucción de salto haciendo:

23-oct-01

PC

Introducción a la Informática

rD

A.Prieto

28

(c) McGraw-Hill / Interamericada de España

5.3 GESTIÓN DE LAS INSTRUCCIONES DE CONTROL:

llamadas a subrutinas

DE LAS INSTRUCCIONES DE CONTROL: llamadas a subrutinas Llamada a una subrutina (procedimiento o rutina) Tras

Llamada a una subrutina (procedimiento o rutina)

Tras la ejecución de la instrucción de llamada, se ejecuta otro programa (procedimiento, rutina o subrutina). Una vez ejecutado la subrutina, se retorna (con una instrucción de retorno) al programa desde el que se hizo la llamada, que continúa ejecutándose a partir de la posición desde la que se saltó a la subrutina. Una subrutina, a su vez, puede incluir llamadas a otros subrutinas, y así sucesivamente

23-oct-01

Introducción a la Informática

A.Prieto

29

(c) McGraw-Hill / Interamericada de España

5.3.3 GESTIÓN DE LAS INSTRUCCIONES DE CONTROL:

llamadas a subrutinas

DE LAS INSTRUCCIONES DE CONTROL: llamadas a subrutinas 07CD . 07CE . · · 107A CALL

07CD

.

07CE

.

·

·

107A

CALL 10A3

107B

.

.

.

.

.

2FFF

.

23-oct-01

1 10A3 . . . 2 · · 6FAB CALL 7CD9 6FAC . 7CD9 .
1
10A3
.
.
.
2
·
·
6FAB
CALL 7CD9
6FAC
.
7CD9
.
.
.
.
.
3
.
.
·
·
6FFF
RET
AB35
CALL 003C
AB36
.
003C
.
.
.
6
.
.
·
AC55
RET
·
.
.
5
.
05AC
4

Introducción a la Informática

A.Prieto

. . · · . . . RET
.
.
·
·
.
.
.
RET

30

(c) McGraw-Hill / Interamericada de España

5.3.3 GESTIÓN DE LAS INSTRUCCIONES DE CONTROL:

llamadas a procedimientos

DE LAS INSTRUCCIONES DE CONTROL: llamadas a procedimientos La diferencia entre un salto y una llamada

La diferencia entre un salto y una llamada a un procedimiento, es:

cuando acaba de ejecutarse el procedimiento llamado hay que retornar al programa que lo llamó concretamente se debe retornar a la instrucción inmediatamente después de la de llamada, que es precisamente la que se encuentra en la dirección contenida en el PC al ejecutarse la instrucción de llamada. Por tanto, hay que memorizar temporalmente los contenidos del PC de las instrucciones de llamada a procedimientos. Cuando se retorna a un procedimiento de llamada, la dirección de vuelta puede eliminarse dicha memoria.

23-oct-01

Introducción a la Informática

A.Prieto

31

(c) McGraw-Hill / Interamericada de España

5.3.3 GESTIÓN DE LAS INSTRUCCIONES DE CONTROL:

llamadas a procedimientos

DE LAS INSTRUCCIONES DE CONTROL: llamadas a procedimientos El almacenamiento de las direcci ones de las

El almacenamiento de las direcciones de las instrucciones de llamada se realiza en una memoria o estructura de datos de tipo pila (memoria LIFO, "Last Input First Output”)

Pila ← PC PC ← ds PC ← Pila 23-oct-01 Introducción a la Informática A.Prieto
Pila ←
PC
PC
ds
PC ← Pila
23-oct-01
Introducción a la Informática
A.Prieto
32

(c) McGraw-Hill / Interamericada de España

5.3 GESTIÓN DE LAS INSTRUCCIONES DE CONTROL:

llamadas a procedimientos

DE LAS INSTRUCCIONES DE CONTROL: llamadas a procedimientos En consecuencia, las microoperaciones a realizar durante la

En consecuencia, las microoperaciones a realizar durante la fase de ejecución de las llamadas a procedimientos serán:

Llamada a procedimiento:

Pila

PC

PC

ds

ds, es la dirección de comienza del procedimiento (contenido de rD, en el computador-ejemplo).

Retorno de procedimiento:

23-oct-01

PC

Pila

Introducción a la Informática

A.Prieto

33

(c) McGraw-Hill / Interamericada de España

5.3.3 GESTIÓN DE LAS INSTRUCCIONES DE CONTROL:

Implementación de llamadas a procedimientos

DE CONTROL: Implementación de llamadas a procedimientos Implementación de la pila . Dos opciones: En los

Implementación de la pila. Dos opciones:

En los computadores de muy alta velocidad se suele diseñar con circuitos específicos, de la propio procesador. Por lo general, la pila se gestiona o simula en la MP; almacenándose las direcciones de retorno en una zona

(zona LIFO) de la MP.

El procesador contiene un registro específico

(puntero pila o SP, Stack Pointer) que contiene en

todo momento la dirección donde se guardó la última

dirección de retorno (cabecera de la pila)

Existen instrucciones máquina específicas para el uso del SP

23-oct-01

Introducción a la Informática

A.Prieto

34

(c) McGraw-Hill / Interamericada de España

5.3.3 GESTIÓN DE LAS INSTRUCCIONES DE CONTROL:

Implementación de llamadas a procedimientos

Memoria RAM Opción pila en memoria principal: Llamadas: SP←SP-1; Zona libre para futuros anidamientos AR
Memoria RAM
Opción pila en
memoria principal:
Llamadas:
SP←SP-1;
Zona libre para
futuros anidamientos
AR ← SP; DR ← PC;
M(AR) ← DR;
PC ← rD
Zona LIFO
(pila)
Dirección retorno
← SP, cabecera de pila
Retornos:
Dirección retorno
Dirección retorno
Direcciones de
retorno apiladas
AR ← SP;
DR ← M(AR)
PC ← DR; SP ← SP+1
23-oct-01
Introducción a la Informática
A.Prieto
35

(c) McGraw-Hill / Interamericada de España

5.3 GESTIÓN DE LAS INSTRUCCIONES DE CONTROL:

Implementación de llamadas a procedimientos

DE CONTROL: Implementación de llamadas a procedimientos carga AR ← rD DR ← M(AR) r7 ←

carga

CONTROL: Implementación de llamadas a procedimientos carga AR ← rD DR ← M(AR) r7 ← DR

AR rD DR M(AR) r7 DR

23-oct-01

suma

RT rD r0 r7+RT

.

.

.

AR PC DR M(AR) IR DR PC PC+1

salto

PC rD

Fase de captación de instrucción

rutina

retorno

SP SP-1 AR SP DR PC M(AR) DR PC rD

AR SP DR M(AR) PC DR SP SP+1

Introducción a la Informática

A.Prieto

Fase de

ejecución

36

(c) McGraw-Hill / Interamericada de España

5.3.3 GESTIÓN DE LAS INSTRUCCIONES DE CONTROL:

llamadas a procedimientos

DE LAS INSTRUCCIONES DE CONTROL: llamadas a procedimientos ¿Qué es mejor pila hard o pila soft?

¿Qué es mejor pila hard o pila soft?

Como la gestión de pila en la memoria principal implica la realización de lecturas o escrituras en la MP, esta forma es mucho más lenta que utilizar una memoria LIFO hardware específica.

No obstante, la pila hardware es menos versátil (el nivel de anidamiento viene fijado por el tamaño físico de la pila) y el tamaño del procesador será mayor (en vez de contener el registro SP debe contener toda la pila).

Algunos computadores (RISC, por ejemplo), contienen pila hard, y cuando se llena utilizan pila en MP

23-oct-01

Introducción a la Informática

A.Prieto

37

(c) McGraw-Hill / Interamericada de España

5.3.4 MICROPROCESADORES

5.3.4 MICROPROCESADORES Un microprocesador es un procesador (CPU) implantado en uno o varios circuitos integrados.

Un microprocesador es un procesador (CPU) implantado en uno o varios circuitos integrados.

Funciones (las de cualquier procesador):

Almacena temporalmente las instrucciones. Interpreta los códigos de operación de las instrucciones, y genera las señales de control. Genera las secuencias de tiempo que sincronizan los intercambios de información entre el microprocesador y su exterior. Contiene registros para el almacenamiento temporal de datos y direcciones. Efectúa las operaciones aritméticas y lógicas típicas de una ALU.

23-oct-01

Introducción a la Informática

A.Prieto

38

(c) McGraw-Hill / Interamericada de España

5.3.4 MICROPROCESADORES

5.3.4 MICROPROCESADORES Los microprocesadores surgieron a partir de 1971, como consecuencia del alto grado de

Los microprocesadores surgieron a partir de 1971, como consecuencia del alto grado de miniaturización de circuitos integrados logrado por la tecnología electrónica.

En la actualidad en un único chip se integran millones de transistores.

Los microprocesadores actuales, además de los circuitos de un procesador clásico, suelen contener:

Procesador de coma flotante (FPU) Sistema o unidad de gestión de memoria (MMU)

Memoria caché (se estudiará más adelante, en esta misma lección), Etc.

23-oct-01

Introducción a la Informática

A.Prieto

39

(c) McGraw-Hill / Interamericada de España

5.3.4 MICROPROCESADORES

5.3.4 MICROPROCESADORES Un microcontrolador es un circuito integrado que contiene, total o parcialmente, los cinco

Un microcontrolador es un circuito integrado que contiene, total o parcialmente, los cinco elementos básicos de una computadora completa (unidad de control, unidad de tratamiento, memoria y puertos de entrada/salida), estando proyectados para aplicaciones de supervisión, monitorización, gestión y control en sistemas tales como:

aparatos de telefonía, Electrodomésticos (lavadoras, etc.), instrumentación médica, control de robots, líneas de ensamblado, control de semáforos, etc.

23-oct-01

Introducción a la Informática

A.Prieto

40

(c) McGraw-Hill / Interamericada de España

5.3.4 MICROPROCESADORES

5.3.4 MICROPROCESADORES Los microcontroladores se diferencian de los microprocesadores en que contienen en su interior no

Los microcontroladores se diferencian de los microprocesadores en que

contienen en su interior no sólo la CPU, sino también otros elementos como puertos de entrada/salida y memoria principal (ampliable externamente), y están orientados a aplicaciones específicas de control.

Ejemplos:

TMS1000 (de 4 bits de longitud de palabra), Intel 8051 (8 bits) dispone de 40 patillas de entrada/salida, una CPU de 12 MHz, memoria ROM de 4KB, y memoria RAM de 128 Bytes, y 32 líneas de E/S Intel 8096 (32 bits).

23-oct-01

Introducción a la Informática

A.Prieto

41

(c) McGraw-Hill / Interamericada de España

5.3.4 MICROPROCESADORES

5.3.4 MICROPROCESADORES Los µ procesadores y µ controladores son circuitos que, por ser muy versátiles, pueden

Los µprocesadores y µcontroladores son circuitos que, por ser muy versátiles, pueden construirse en grandes series a muy bajo precio. Los µprocesadores se utilizan para

construir computadoras (microcomputadoras) al igual que los microcontroladores, embebidos en multitud de sistemas, de hecho la mayor parte de los sistemas electrónicos digitales actuales se construyen con microprocesadores o microcontroladores, por ser una opción muy económica.

Un sistema embebido es un sistema controlado por un microprocesador o un microcontrolador cuyo hardware y software están especialmente diseñados y optimizados para resolver una problema concreto. Por lo general, interactúan continuamente con su entorno con objeto de monitorizar o controlar algún proceso

23-oct-01

Introducción a la Informática

A.Prieto

42

(c) McGraw-Hill / Interamericada de España

5.3.4 MICROPROCESADORES

5.3.4 MICROPROCESADORES Hay sistemas embebidos en multitud de electrodomésticos (lavadoras de ropa, lavavajillas,

Hay sistemas embebidos en multitud de electrodomésticos (lavadoras de ropa, lavavajillas, hornos de microondas, etc.), equipos musicales y de vídeo (lectoras/graba-doras de casetes, CD, televisores, vídeos, máquinas de fotos, etc.), juguetes electrónicos (consola de videojuegos), sistemas de control industrial, Periféricos de computadores comunicaciones de datos (teléfonos inalámbricos, teléfonos móviles, módem, etc.), equipos militares y armamento, etc. Un coche moderno puede contener del orden de 100 microprocesadores y microcontroladores que controlan: encendido, desplazamiento de la transmisión, control de potencia, antibloqueo del freno, control de tracción y seguridad (disparo de la bolsa de aire, etc.).

23-oct-01

Introducción a la Informática

A.Prieto

43

(c) McGraw-Hill / Interamericada de España

5.3.4 MICROPROCESADORES: Intel

23-oct-01 Introducción a la Informática A.Prieto 44
23-oct-01
Introducción a la Informática
A.Prieto
44

(c) McGraw-Hill / Interamericada de España

5.3.4 MICROPROCESADORES: Intel

23-oct-01 Introducción a la Informática A.Prieto 45
23-oct-01
Introducción a la Informática
A.Prieto
45

(c) McGraw-Hill / Interamericada de España

5.3.4 MICROPROCESADORES: otros fabricantes

5.3.4 MICROPROCESADORES: otros fabricantes Además de Intel, hay otros fabricantes: Motorola AMD Cyrix Etc. Ver

Además de Intel, hay otros fabricantes:

Motorola AMD Cyrix

Etc.

Ver tablas en la web del texto:

http://atc.ugr.es/intro_info_mcgraw.html

23-oct-01

Introducción a la Informática

A.Prieto

46

(c) McGraw-Hill / Interamericada de España

5.3.5 Procesadores RISC y CISC

5.3.5 Procesadores RISC y CISC Procesador CISC (Computadora con repertorio de instrucciones complejo ). Diseño de

Procesador CISC (Computadora con repertorio de instrucciones complejo).

Diseño de los procesadores de forma que el repertorio de instrucciones máquina sea lo más completo posible, así:

Los traductores de lenguajes son más sencillos, y la ejecución de los programas es rápida Esta tendencia era seguida hasta los 80 por la totalidad de los diseños:

DEC VAX, Intel 80x86 y Motorola 680x0. Los repertorios contenían del orden de 200 a 300 instrucciones, muchas de ellas sofisticadas, consumiendo la ejecución de cada una de ellas múltiples ciclos de reloj No obstante, estudios estadísticos muestran que muchas instrucciones máquina apenas se utilizan

23-oct-01

Introducción a la Informática

A.Prieto

47

(c) McGraw-Hill / Interamericada de España

5.3.5 Procesadores RISC y CISC

5.3.5 Procesadores RISC y CISC Procesadores RISC ( Computadoras con repertorio de instrucciones reducido ): Se

Procesadores RISC (Computadoras con repertorio de instrucciones reducido):

Se reduce el número de instrucciones (operaciones básicas). Formatos de las instrucciones muy regulares Las operaciones de la ALU con datos de los registros (16 a 64). Intercambios de datos entre el procesador y la memoria sólo con instrucciones específicas de carga en registro (“load) y de memorizar el contenido de un registro (“store”). Unidad de control RISC es mucho más sencilla que la CISC, tiempo de diseño de un procesador se reduce notablemente, y se puede ejecutar, por término medio, una instrucción en tan sólo un ciclo de reloj.

La tendencia RISC dio lugar a muchas ideas que se aplican también a los CISC actuales

23-oct-01

Introducción a la Informática

A.Prieto

48

(c) McGraw-Hill / Interamericada de España

5.4 CONCEPTO DE INTERRUPCIÓN

5.4 CONCEPTO DE INTERRUPCIÓN Una interrupción (o excepción o trap) es una detención de la ejecución

Una interrupción (o excepción o trap) es una detención de la ejecución de un programa antes de que concluya. Esta se realiza para ejecutar otro programa que gestiona o atiende la interrupción, continuándose después con la ejecución del programa interrumpido.

23-oct-01

Introducción a la Informática

A.Prieto

49

(c) McGraw-Hill / Interamericada de España

5.4 CONCEPTO DE INTERRUPCIÓN

5.4 CONCEPTO DE INTERRUPCIÓN Los orígenes de las interrupciones pueden ser muy diversos; por ejemplo: Fallo

Los orígenes de las interrupciones pueden ser muy diversos; por ejemplo:

Fallo de la alimentación.

Anomalías del hardware.

Petición de E/S de un periférico.

Desbordamiento en la ALU

Utilización de una instrucción máquina inexistente

Gestión de tiempo compartido (la interrupción la

provoca el reloj

de tiempo real)

Violación de la protección de memoria.

Peticiones del programador o usuario.

23-oct-01

Introducción a la Informática

A.Prieto

50

(c) McGraw-Hill / Interamericada de España

5.4 CONCEPTO DE INTERRUPCIÓN

5.4 CONCEPTO DE INTERRUPCIÓN La producción de interrupciones usualmente se gestiona siguiendo 5 pasos . 2

La producción de interrupciones usualmente se gestiona siguiendo 5 pasos.

2 1 Petición de interrupción (IR)
2
1
Petición de
interrupción
(IR)

Reconocimiento de la interrupción (IA)

Programa PE que se va a interrumpir Inhabil. interrupciones Salvar contenidos CPU Determinación del origen
Programa PE que
se va a interrumpir
Inhabil. interrupciones
Salvar contenidos CPU
Determinación del origen
de la interrupción
Servicio del
requerimiento
realizado
Restaurar contenidos CPU
Habilitar interrupciones
Regreso a PE
5

instrucciones

23-oct-01

Introducción a la Informática

A.Prieto

Inicio de la interrupción

3 Programa preferente 4
3
Programa
preferente
4

Fin de la interrupción

51

(c) McGraw-Hill / Interamericada de España

5.4 CONCEPTO DE INTERRUPCIÓN (3)

5.4 CONCEPTO DE INTERRUPCIÓN (3) Puede observarse que la atención de una interrupción del tipo descrito

Puede observarse que la atención de una interrupción del tipo descrito es un caso muy particular de llamada a un procedimiento.

En un computador las interrupciones se producen con una gran frecuencia. (Pueden producirse, por ejemplo, con intervalos de tiempo menores de 1 ms)

23-oct-01

Introducción a la Informática

A.Prieto

52

(c) McGraw-Hill / Interamericada de España

5.4 JERARQUÍA DE MEMORIA

5.4 JERARQUÍA DE MEMORIA Parámetros : capacidad, velocidad y precio Problema : Diferencia de velocidad de

Parámetros: capacidad, velocidad y precio Problema: Diferencia de velocidad de 1 ó 2 órdenes de magnitud entre procesador y memoria.

Solución: Memoria caché. Circuitos de tecnología rápida (CMOS- estática o ECL) que se sitúan entre procesador y memoria

23-oct-01

Introducción a la Informática

A.Prieto

53

(c) McGraw-Hill / Interamericada de España

5.4 JERARQUÍA DE MEMORIA

5.4 JERARQUÍA DE MEMORIA Órdenes de magnitud de distintos parámetros Nivel Dispositivo Capacidad Tiempo de

Órdenes de magnitud de distintos parámetros

Nivel

Dispositivo

Capacidad

Tiempo de

Ancho de banda MB/s

acceso

0

Registros procesador

< 1 KB

3 a 100 ns

400 a 1.000

1

Memoria caché (SRAM)

32 KB a 4 MB

10 a 40 ns

200

a 400

2

Memoria principal (DRAM)

1 MB a 1 GB

30 a 100 ns

100

a 200

 

Disco duro (magnético)

100MB-

   

3

200GB

8 a 18 ms

1 a 5

4

Disco óptico CD-ROM

680

MB

0.1

a 0.3 s

 

0.6

5

Disco magnetoóptico (WMRA)

0,5 a 1 GB

0.03 s

 

0.15

6

Disco óptico WORM

650

MB

0.1

a 0.3 s

 

0.15

7

Cinta magnética (DAT)

2.56

GB

 

60 s

0.207

8

Disquetes

2.88

MB

100 ms

 

0.05

23-oct-01

Introducción a la Informática

A.Prieto

54

(c) McGraw-Hill / Interamericada de España

5.4 JERARQUÍA DE MEMORIA

5.4 JERARQUÍA DE MEMORIA Nivel 0 Registros de la CPU Nivel 1 Caché ( SRAM )
Nivel 0 Registros de la CPU Nivel 1 Caché ( SRAM ) Nivel 2 Memoria
Nivel 0
Registros
de la CPU
Nivel 1
Caché
( SRAM )
Nivel 2
Memoria principal
( DRAM )
Nivel 3
Discos magnéticos
( Winchester )
Nivel 4
Cintas magnéticas
( DAT, etc. )
CAPACIDAD

23-oct-01

Introducción a la Informática

A.Prieto

55

(c) McGraw-Hill / Interamericada de España

5.4 JERARQUÍA DE MEMORIA

5.4 JERARQUÍA DE MEMORIA El procesador capta los datos e instrucciones de la caché, si no

El procesador capta los datos e instrucciones de la caché, si no están allí, se produce una falta o fallo, y se buscan en la MP, y así sucesivamente, Se pasan bloques consecutivos de información a los niveles superiores de memoria, conforme se van necesitando.

Principio de localidad espacial: Si se accede a una

posición, hay mucha probabilidad de acceder a las cercanas

Principio de localidad temporal: Si se accede a una

posición, tiende a ser referenciado de nuevo

(Ejemplo: Memoria Virtual, en Capítulo 9)

23-oct-01

Introducción a la Informática

A.Prieto

56

(c) McGraw-Hill / Interamericada de España

5.6 ESTRUCTURAS BÁSICAS DE COMPUTADORES

5.6 ESTRUCTURAS BÁSICAS DE COMPUTADORES Recuérdese que los distintos elementos de un computador se interconectan por

Recuérdese que los distintos elementos de un computador se interconectan por medio de BUSES, de acuerdo con una determinada organización. Un bus suele componerse, a su vez, de 3 buses (sub-buses):

Sub-bus de datos transporta los datos (e instrucciones) que se transfieren. Suele ser bidireccional. Sub-bus de direcciones transporta la dirección de la posición de memoria o del periférico que interviene en el tráfico de información. Sub-bus de control contiene hilos que transportan las señales de control y de estado (señales de interrupción, señales que indican la dirección de la transferencia de datos, que coordinan la temporización de eventos, etc.)

23-oct-01

Introducción a la Informática

A.Prieto

57

(c) McGraw-Hill / Interamericada de España

5.6 ESTRUCTURAS BÁSICAS DE COMPUTADORES

5.6 ESTRUCTURAS BÁSICAS DE COMPUTADORES Formas más sencillas de interconexión de unidades: Un bus del sistema,

Formas más sencillas de interconexión de unidades:

Un bus del sistema, con conexión directa, o no entre procesador y Memoria (estructura unibus)

M em oria C P U P eriférico 0 P erifërico 1 B us del
M em oria
C P U
P eriférico 0
P erifërico 1
B us del sistem a
(a)
C P U
M em oria
P eriférico 0
P erifërico 1
B us del sistem a

23-oct-01

(b)

Introducción a la Informática

A.Prieto

58

(c) McGraw-Hill / Interamericada de España

5.6 ESTRUCTURAS BÁSICAS DE COMPUTADORES

5.6 ESTRUCTURAS BÁSICAS DE COMPUTADORES Ventajas : muy flexible (para conectar distintos periféricos) y muy económico.

Ventajas: muy flexible (para conectar distintos periféricos) y muy económico. Se impusieron en los primeros mini- computadores (DEC-PDP).

Problemas:

Mucho tráfico en el bus. Los elementos más lentos ralentizan a los más rápidos (Debido a la jerarquía de memoria).

Soluciones:

Controladores de E/S Más buses: buses específicos de E/S Controlador para Acceso Directo a Memoria (controlador DMA)

23-oct-01

Introducción a la Informática

A.Prieto

59

(c) McGraw-Hill / Interamericada de España

5.6 ESTRUCTURAS BÁSICAS DE COMPUTADORES

5.6 ESTRUCTURAS BÁSICAS DE COMPUTADORES Controladores de E/S Más buses ( buses especializados ) Per. 00

Controladores de E/S Más buses (buses especializados)

Per. 00 Per.01 Per.0n Per. 10 Per.11 Per.1n CPU Memoria Controlador Controlador Cache Principal de
Per. 00
Per.01
Per.0n
Per. 10
Per.11
Per.1n
CPU
Memoria
Controlador
Controlador
Cache
Principal
de E/S
de E/S
Canal 0
Canal 1
Bus del sistema

(a)

Per. 00 Per.01 Per.0n Per. 10 Per.11 Per.1n Controlador Controlador de E/S de E/S CPU
Per. 00
Per.01
Per.0n
Per. 10
Per.11
Per.1n
Controlador
Controlador
de E/S
de E/S
CPU
Canal 0
Canal 1
Bus de E/S
Memoria
Cache
Adaptador
Principal
bus
Bus del sistema
(b)

23-oct-01

Introducción a la Informática

A.Prieto

60

(c) McGraw-Hill / Interamericada de España

5.6 ESTRUCTURAS BÁSICAS DE COMPUTADORES (8).

5.6 ESTRUCTURAS BÁSICA S DE COMPUTADORES (8). Controlador para Acceso Directo a Memoria (controlador DMA )

Controlador para Acceso Directo a Memoria (controlador DMA)

Per. 00 Per.01 Per.0n Per. 10 Per.11 Per.1n Controlador Controlador de E/S de E/S Canal
Per. 00
Per.01
Per.0n
Per. 10
Per.11
Per.1n
Controlador
Controlador
de E/S
de E/S
Canal 0
Canal 1
CPU
Bus de E/S
Memoria
Cache
DMA
Principal
Bus del sistema
23-oct-01
Introducción a la Informática
A.Prieto
61

(c) McGraw-Hill / Interamericada de España

5.7 COMPUTADORES PERSONALES (PC)

FPU CPU microprocesador Cache Memoria principal Cache externa Bus CPU-memoria DMA y Puente PCI Bus
FPU
CPU
microprocesador
Cache
Memoria
principal
Cache
externa
Bus CPU-memoria
DMA y
Puente PCI
Bus local PCI
Controlador
Puente
Bus SCSI
Controlador
VRAM
SCSI
ISA
gráfico
Bus ISA
Acelerador
Disco
DVD
Escáner
Controlador
Tarjeta de
disquete
sonido
Controlador
impresora
Modem
23-oct-01
Introducción a la Informática
A.Prieto
62
(c) McGraw-Hill / Interamericada de España

5.7 COMPUTADORES PERSONALES (PC)

5.7 COMPUTADORES PERSONALES (PC) Se observa que hay una gran variedad de buses (Capítulo 8) Las

Se observa que hay una gran variedad de buses (Capítulo 8) Las unidades centrales se ensamblan en una placa base (tarjeta madre), en la que existen ranuras para tarjetas de expansión.

23-oct-01

Tarjetas de expansión (ISA, PCI, etc.) Microoprocesador Chipset Memoria RAM Chipset Memoria ROM Introducción a
Tarjetas de expansión
(ISA, PCI, etc.)
Microoprocesador
Chipset
Memoria RAM
Chipset
Memoria ROM
Introducción a la Informática
A.Prieto
63

(c) McGraw-Hill / Interamericada de España

5.7 COMPUTADORES PERSONALES (PC)

5.7 COMPUTADORES PERSONALES (PC) Memoria principal : Se suministran en pequeñas tarjetas de circuito impreso o

Memoria principal: Se suministran en pequeñas tarjetas de circuito impreso o módulos de memoria que agrupan varios chips. Tipos de módulos:

SIMM, pueden contener 8 chips de 32 o 64 Mbits cada uno totalizando una módulo de 32 ó 64 Mbytes, respectivamente. Hay versiones con conectores de 30 ó 72 contactos, según sea de 8 ó 32 bits el ancho del bus. DIMM , pueden almacenar 64 ó 128 MB o más. Los contactos están por las dos superficies de la tarjeta, teniendo 84 por cada lado (168 en total. En un instante dado es capaz de leer o escribir datos de 64 bits (ancho del bus de datos de 64 hilos). RIMM, son como los DIMM, pero tienen una asignación de conectores distinta, y se usan como módulos de las memorias Direct RDRAM

23-oct-01

Introducción a la Informática

A.Prieto

64

(c) McGraw-Hill / Interamericada de España

5.7 COMPUTADORES PERSONALES (PC)

5.7 COMPUTADORES PERSONALES (PC) SIMM (64 Mbits x 8 = 64 MBytes conectores (oro) 23-oct-01 D
5.7 COMPUTADORES PERSONALES (PC) SIMM (64 Mbits x 8 = 64 MBytes conectores (oro) 23-oct-01 D

SIMM

(64 Mbits x 8 = 64 MBytes

conectores (oro)

(PC) SIMM (64 Mbits x 8 = 64 MBytes conectores (oro) 23-oct-01 D IMM (64 Mbits

23-oct-01

DIMM

(64 Mbits x 16 x 2 = 256 MBytes)

Introducción a la Informática

A.Prieto

65

(c) McGraw-Hill / Interamericada de España

5.7 COMPUTADORES PERSONALES (PC):

Ejemplo de placa base

5.7 COMPUTADORES PERSONALES (PC): Ejemplo de placa base TARJETA MADRE SE440BX (Pentium £ 500 MHz, buses

TARJETA MADRE SE440BX (Pentium £ 500 MHz, buses 66/100 MHz)

PARALELO PU ERT OS DE AU DIO/ JUE GOS (opt ) COM 2 COM 1
PARALELO
PU ERT OS DE
AU DIO/ JUE GOS (opt )
COM 2
COM 1
CONECTAR POR LAN
CD
IN ( opt)
TECLADO/
CONECTAR POR TE LÉFONO
TLF (o pt)
AUX IN(op t)
Por si incorp ora son ido
RATÓN
CHASI S
ACELERADOR DE GRÁFICOS (AGP)
SLOT 1 (Procesador PENTI UM II)
CONECTOR PCI
VENTILADOR 2
CHIP
CONECTOR PCI
SET
CONECTOR P CI
VENTILADOR 3
CONECTOR DE MEMORIA DI MM 2
CONECTOR DE MEMORIA DI MM 1
CONECTOR P CI
PC/PCI(OPT)
CONECTOR DE MEMORIA DI MM 0
CONECTOR ISA
Baterí a
CHIP
ALIMENTACIÓN PRIMARIA
SET
IDE SECUNDARIO
ALTAVOZ
CONECTOR ISA
ALIMENTAC IÓN 3. 3 V
SELE CC IÓN DE
CONFIGURACIÓN
IDE PRIMARIO
VENTILADOR 1
DISQUETERA
27
1
+
+
+
+
ALTAVOZ
R ESET PWR LED
HD LED
INFR ARR OJOS
SUSP. PWR ON
12/1998. A.Prieto
1

23-oct-01

Introducción a la Informática

A.Prieto

66

(c) McGraw-Hill / Interamericada de España

5.7 COMPUTADORES PERSONALES (PC):

Ejemplo de placa base

5.7 COMPUTADORES PERSONALES (PC): Ejemplo de placa base Slot 1 :procesador Pentium II Memoria DIMM :

Slot 1:procesador Pentium II Memoria DIMM: módulos de 8 ó16 ó32 ó64 ó128 MB (memoria total máxima: 384Mb). Acelerador de gráficos (AGP): conector para tarjeta aceleradora de cambios de imágenes en pantalla de altas prestaciones (bus de 128 bits) Conectores PCI: para insertar elementos tales como: tarjeta de video, tarjeta de red, tarjeta de captura de vídeo (TV), y disco duro (SCSII) Conectores ISA: para conectar elementos tales como disco duro (SCSII), módem interno, tarjeta de red, y tarjeta de sonido

Conectores IDE: (en cada uno hasta 2 periféricos): para

conectar, con anchos de banda de hasta 16,6 MB/s dispositivos EIDE (que contienen en su interior el controlador) tales como disco duro (HD), unidad de CD-ROM, unidad grabadora de CD- ROM, y unidad de DVD-ROM

23-oct-01

Introducción a la Informática

A.Prieto

67

(c) McGraw-Hill / Interamericada de España

5.7 COMPUTADORES PERSONALES (PC):

Ejemplo de placa base

5.7 COMPUTADORES PERSONALES (PC): Ejemplo de placa base Conector paralelo (LPT): conexión de dispositivos tales como

Conector paralelo (LPT): conexión de dispositivos tales como impresora y escáner de imágenes. Conectores serie (COM1, COM2): para dispositivos tales como ratón, modem externo, y otro tipo de periféricos serie, etc. USB: conector para periféricos con interfaz USB: conexión serie a 12 Mbits/seg, con alimentación a través del bus y plug and play; es decir, el sistema operativo automáticamente reconoce e instala los periféricos a él conectables. Chipset: son unos circuitos integrados (1, 2 ó 3) que agrupan una funciones diversas de la placa base. Dependen del tipo de microprocesador, contienen el reloj de tiempo real, diversos adaptadores (puente PCI, por ejemplo), controladores (de memoria, de teclado, del ratón, del acelerador de gráficos, de la interfaz USB, etc.) y determinan la velocidad máxima del bus de memoria y otros circuitos externos al microprocesador.

23-oct-01

Introducción a la Informática

A.Prieto

68

(c) McGraw-Hill / Interamericada de España

5.7 COMPUTADORES PERSONALES (PC):

Ejemplo de placa base

5.7 COMPUTADORES PERSONALES (PC): Ejemplo de placa base Disquetera : conector para unidad de disquetes. Conectores

Disquetera: conector para unidad de disquetes. Conectores del panel frontal:

Conexión para altavoz Interruptor para reiniciar el arranque del PC (Reset) Indicador luminoso de encendido (POWER LED) Indicador luminoso de disco duro en funcionamiento (HD LED) Entrada para infrarrojos Indicador de que el sistema esta con alimentación eléctrica pero en reposo; es decir, en estado suspendido(Sleep). Interruptor para encendido (Power On) Dentro del chasis también se encuentra la fuente de alimentación. En un Pentium IV, a partir de la tensión alterna de la red (200- 240V, consumo 2,5 A) se obtienen las siguientes DC:

+5V (20A), -5V (0,5A), 12V (8A), -12V (0,5A) y 3,3V (14A)

23-oct-01

Introducción a la Informática

A.Prieto

69

(c) McGraw-Hill / Interamericada de España

5.7 COMPUTADORES PERSONALES (PC)

5.7 COMPUTADORES PERSONALES (PC) A. Conectar por teléfono B. Conectar por LAN C. Ventilador 3 D.
5.7 COMPUTADORES PERSONALES (PC) A. Conectar por teléfono B. Conectar por LAN C. Ventilador 3 D.

A. Conectar por teléfono

B. Conectar por LAN

C. Ventilador 3

D. Conector de teléfono

E. Conector de audio de CD-ROM

F. Conector auxiliar

G. Conector del chasis

H. Slot 1

I. Ventilador 2

J. DIMM

K. Ventilador 1

L. Alimentación primaria

M. Lector de disquetes

N. Conectores IDE

O. Conector AGP

P. Conector PC/PCI

Q. Batería

R. Flash BIOS

S. Selección de configuración

T. Altavoz

U. Conectores PCI

V. Conectores ISA

23-oct-01

Introducción a la Informática

A.Prieto

70

(c) McGraw-Hill / Interamericada de España

5.7 COMPUTADORES PERSONALES (PC)

5.7 COMPUTADORES PERSONALES (PC) Conectores para ventiladores 23-oct-01 Introducción a la Informática A. Prieto 71 (c)

Conectores para ventiladores

5.7 COMPUTADORES PERSONALES (PC) Conectores para ventiladores 23-oct-01 Introducción a la Informática A. Prieto 71 (c)

23-oct-01

Introducción a la Informática

A.Prieto

71

(c) McGraw-Hill / Interamericada de España

5.8 PARALELISMO EN COMPUTADORAS

5.8 PARALELISMO EN COMPUTADORAS La mejora de prestaciones en computadoras se debe a: Avances de la

La mejora de prestaciones en computadoras se debe a:

Avances de la tecnología (miniaturización, consumo, velocidad y precio) Nuevas arquitecturas: paralelismo.

Paralelismo:

A nivel de instrucciones Segmentación de cauce Arquitecturas superescalares A nivel de procesadores

23-oct-01

Introducción a la Informática

A.Prieto

72

(c) McGraw-Hill / Interamericada de España

5.8 PARALELISMO EN COMPUTADORAS

5.8 PARALELISMO EN COMPUTADORAS Paralelismo: A nivel de instrucciones A nivel de procesadores: SISD (computadores von

Paralelismo:

A nivel de instrucciones A nivel de procesadores:

SISD (computadores von Neumann), un solo procesador. SIMD. Cada instrucción opera con múltiples datos:

Procesadores vectoriales

Procesadores matriciales (con unidades funcionales segmentadas que operan a la vez con 64 a 256 elementos). MIMD (múltiples procesadores):

Multiprocesadores Multicomputadores (Cluster de estaciones de

23-oct-01

trabajo,

)

Introducción a la Informática

A.Prieto

73

(c) McGraw-Hill / Interamericada de España

5.8 PARALELISMO EN COMPUTADORAS

5.8 PARALELISMO EN COMPUTADORAS Arquitecturas de computadoras SIMD Procesadore s vectoriales SISD (von Neumann) MIMD

Arquitecturas de computadoras

PARALELISMO EN COMPUTADORAS Arquitecturas de computadoras SIMD Procesadore s vectoriales SISD (von Neumann) MIMD
PARALELISMO EN COMPUTADORAS Arquitecturas de computadoras SIMD Procesadore s vectoriales SISD (von Neumann) MIMD

SIMD

EN COMPUTADORAS Arquitecturas de computadoras SIMD Procesadore s vectoriales SISD (von Neumann) MIMD

Procesadore s vectoriales

SISD (von Neumann)

MIMD
MIMD
SIMD Procesadore s vectoriales SISD (von Neumann) MIMD Procesadore s matriciales Memoria compartida

Procesadore s matriciales

Memoria

compartida

(multiprocesadores)

UMA
UMA
s matriciales Memoria compartida (multiprocesadores) UMA NUMA Paso de mensajes (multicomputadoras) MPP Cluster s
NUMA
NUMA

Paso de mensajes

(multicomputadoras)

MPP
MPP
Cluster s
Cluster
s

23-oct-01

Introducción a la Informática

A.Prieto

74

(c) McGraw-Hill / Interamericada de España