LGICA EMITTER-COUPLED

La lgica Emitter Coupled esta basada en el uso de amplificadores diferenciales de mltiples entradas para amplificar y combinar las seales digitales y de seguidores de emisor para ajustar los niveles de voltaje de corriente directa. Como resultado, ninguno de los transistores en la compuerta entra nunca en saturacin, as como tampoco llegan a apagarse totalmente. Los transistores permanecen enteramente en sus regiones de operacin en cualquier momento. Como resultado de esto los transistores no tienen un tiempo de almacenamiento de carga, y as pueden cambiar de estado mucho mas rpidamente. Por lo tanto la mayor ventaja de este tipo de lgica es su gran velocidad de transicin. El diagrama esquemtico mostrado aqu esta tomado del manual de la series1000/10 000 de Motorola e dispositivos MECL. Este circuito en particular es de una compuerta OR/NOR de cuatro entradas. Los voltajes estndar para este circuito son -5.2 Volts (VEE) y tierra (VCC).Las entradas no utilizadas estn conectadas a VEE. El circuito del lado derecho, consistente de un transistor y sus respectivas resistencias y diodos, pueden manejar cualquier nmero de compuertas en un solo encapsulado de Circuito integrado. Los circuitos integrados tpicos incluyen compuertas dobles de 4 entradas, triples de 3 entradas y cudruples de 2 entradas. En cada caso, las compuertas solo difieren en cuantos transistores de entrada poseen. En operacin, una salida lgica cambia de estado con solamente 0.85 Volts, desde -1.60 Volts para el cero hasta -0.75 para el uno. El circuito interno suministra un voltaje fijo de -1.175 Volts al transistor en el amplificador diferencia. Si todas las entradas estn en -1.6 Volts ( o unidas a V EE) todos los transistores de entrada se apagarn y solamente el transistor diferenciador interno conducir corriente. Esto reduce el voltaje de base del transistor de salida de la compuerta OR, bajando su voltaje de salida a -1.60 Volts. Al mismo tiempo ningn transistor de entrada esta afectando la base del transistor de salida de la compuerta NOR, as que su salida se dispara hasta -0.75 Volts.

Esto es simplemente el voltaje base emisor del propio transistor. Todos los transistores son parecidos dentro del circuito integrado y estn designados para tener un voltaje de base emisor de 0.75 Volts. Cuando cualquiera de las entradas se eleva a -0.75 Volts ese transistor presenta corriente en el emisor causando que las salidas cambien de estado. Los cambios de estado en este tipo de circuitos son pequeos, y estn dictados por el voltaje base emisor de los transistores involucrados cuando estn encendidos. De mayor importancia para la operacin del circuito es la cantidad de corriente fluyendo a travs de varios transistores, esto es mas importante aun que los voltajes involucrados. Por lo tanto la lgica de emisor acoplado es tambin conocida como CML(current mode logic). Esto nos lleva a una desventaja de este tipo de compuertas: obtiene una gran corriente de la fuente de energa y sin embargo tiende a disipar una cantidad de calor significativa. Para minimizar este problema, algunos dispositivos como los contadores de frecuencias usan contadores de dcadas ECL en la entrada de circuito, seguida por TTL o contadores CMOS de alta velocidad en las posiciones digitales posteriores. Esto pone a los circuos integrados rpidos y caros donde son absolutamente necesarios y nos permite utilizar circuitos integrados mas baratos en lugares donde las seales nunca sern de tan alta frecuencia.

LGICA TRANSISTOR TRANSISTOR (TTL)

Con el desarrollo rpido de los circuitos integrados (ICs), fueron encontrados nuevos problemas fueron y las nuevas soluciones fueron desarrolladas. Uno de los problemas con los circuitos de DTL era que tomaba mucho mas espacio en la estructura del IC construir un diodo que un transistor. Puesto que las "propiedades inmobiliarias" son excesivamente importantes en ICs, era deseable encontrar una manera de evitar de requerir una gran cantidad de diodos en la entrada. Pero qu se poda utilizar para sustituir muchos diodos? Bien, mirando la compuerta de DTL NAND en la parte de arriba, puede ser que observemos que los diodos opuestos se asemejan bastante a las dos ensambladuras de un transistor. De hecho, si tuviramos un inversor, tendra un solo diodo de la entrada, y puede ser que se puedan sustituir los dos diodos opuestos por un transistor de NPN para hacer el mismo trabajo.

De hecho, esto trabaja absolutamente bien. La figura a la arriba demuestra el inversor que resulta. Adems, podemos agregar emisores mltiples al transistor de la entrada sin preocuparnos del aumento de la cantidad de espacio necesaria en la viruta. Esto permite que construyamos una compuerta de mltiples entradas en el mismo espacio que un inversor. Los ahorros que resultan en propiedades inmobiliarias traducen al ahorros significativos en costes de la fabricacin, que alternadamente reduce el coste al usuario del dispositivo.

Un problema compartido por todas las compuertas de la lgica con un solo transistor de la salida del colector es que el resistor es la velocidad de la conmutacin. El transistor tira hacia abajo activamente la salida a la lgica 0, pero el resistor no est activo en tirar de la salida hasta la lgica 1. debido a los factores inevitables tales como capacitancias del circuito y una caracterstica de transistores bipolares llamado "almacenaje de la carga," llevar cierta cantidad de tiempo al el transistor para dar vuelta totalmente a apagado y la salida se eleve a un nivel lgica 1. Esto limita la frecuencia en la cual la compuerta puede funcionar. Los diseadores de las puertas comerciales del IC de la TTL redujeron ese problema modificando el circuito de salida. El resultado era "el circuito de salida

del poste del totem" usado en la mayora de la 7400/5400 serie TTL ICs. El circuito final usado en la mayora en el estndar TTL se demuestra en la parte supeior. El nmero de entradas puede variar? un paquete comercial del IC pudo tener seis inversores, cuatro compuertas 2-input, tres compuertas 3-input, o dos compuertas 4-input. Una compuerta 8-input en un paquete est tambin disponible. Pero en cada caso, la estructura del circuito sigue siendo la misma, difiriendo solamente el nmero de entradas.

LGICA DIODO - TRANSISTOR

Como dijimos en la pgina de lgica del diodo, el problema bsico con las puertas del DL es que deterioran rpidamente la seal lgica. Sin embargo, trabajan para una etapa a la vez, si la seal re-se amplifica entre las puertas. La lgica del Diodo-Transistor (DTL) logra esa meta.

La puerta a la parte superior es un DL o puerta seguida por un inversor tal como se vio en la pgina en lgica del resistor-transistor. La funcin OR todava es realizado por los diodos. Sin embargo, sin importar el nmero de las entradas de la lgica 1, es seguramente bastante voltaje de entrada para conducir el transistor a la saturacin. Solamente si todas las entradas estn en 0 lgico entonces el transistor permanecer apagado. La ventaja de este circuito sobre su equivalente de RTL es que la OR lgica es realizada por los diodos, al lado de los resistores.

Por lo tanto no hay interaccin entre diversas entradas, y cualquier nmero de diodos puede ser utilizado. Una desventaja de este circuito es el resistor de entrada al transistor. Su presencia tiende para retardar el circuito el estado bajo, limitando as la velocidad a la cual el transistor puede cambiar estados.

En el primer vistazo, la versin del NAND demostrada arriba debe eliminar este problema. Cualquier 0 lgico de entrada tirar hacia abajo inmediatamente la base del transistor y cambiar al transistor al estado de apagado? Bien, no absolutamente. Recuerda ese voltaje de entrada de la base de 0,65 voltios para el transistor? Los diodos exhiben un voltaje de polarizacin directa muy similar cuando estn conduciendo la corriente. Por lo tanto, uniforme con todas las entradas en la tierra, la base del transistor estar en cerca de 0,65 voltios, y el transistor puede conducir.

Para solucionar este problema, podemos agregar un diodo en serie con la base del transistor, segn lo demostrado arriba. Ahora el voltaje de polarizacin directa que se necesit para polarizar al transistor directamente es 1,3 voltios. Para an ms seguro, podramos agregar un segundo diodo de la serie y requerir 1,95 voltios para hacer conducir el transistor. De esta manera podemos tambin estar seguros que los cambios de temperatura no afectarn perceptiblemente la operacin del circuito. Cualquier manera, este circuito trabajar como compuerta del NAND. Adems, podemos utilizar tantos diodos en la entrada como podemos desear sin levantar el umbral del voltaje. Adems, sin el resistor en serie en el circuito de entrada, hay menos efecto de retardado, as que la puerta puede cambiar estados ms rpidamente y manejar frecuencias ms altas.

RESISTOR-TRANSISTOR LOGIC

Considere el circuito ms bsico del transistor, tal como el que esta demostrado arriba. Aplicaremos solamente uno de dos voltajes a la entrada: 0 voltios (lgica 0) 0 5 voltios de +V (lgica 1). El voltaje exacto usado como +V depende de los parmetros de diseo de circuito; en RTL los circuitos integrados, el voltaje generalmente son +3.6v. que asumiremos un transistor ordinario de NPN aqu, con un aumento actual razonable de C.C. Un voltaje de polarizacin directa de la unin emisor-base de 0,65 voltios, y un voltaje de saturacin del colector-emisor no ms arriba de 0,3 voltios. En los IC RTL estndar, el resistor bajo es 470 ohmios y el resistor del colector es 640 ohmios. Cuando el voltaje de entrada es cero voltios (realmente, cualquier cosa bajo 0,5 voltios), no existe polarizacin directa a la unin de emisor-base, y el transistor no conduce. Por lo tanto ninguna corriente atraviesa el resistor del colector, y el voltaje de la salida es 0 voltios de +V. Por lo tanto, una 0 lgico entr, resultando en una lgica 1 hecha salir. Cuando el voltaje de entrada es voltios de +V, la ensambladura de la emisor-base del transistor ser polarizada directamente claramente. Nosotros asumimos un circuito de salida similar conectado con esta entrada. As, tendremos un voltaje de 3,6 - 0,65 = 2,95 voltios aplicados a travs de una combinacin de la serie de la salida de 640 ohmios un resistor y un resistor de entrada de 470 ohmios. Esto nos da una corriente de la base de: 2.95v / 1110 = 0.0026576577 amperes = 2.66 mA.

RTL es relativamente una vieja tecnologa, y los transistores usados en los ICs RTL tienen un aumento actual de la C.C. de polarizacin directa de alrededor 30. Si asumimos un aumento actual de 30, la corriente baja de 2,66 mA apoyar un mximo de la corriente de colector de 79,8 mA. Sin embargo, si caemos todos sino 0,3 voltios a travs del resistor de 640 colectores, llevar 3,3/640 = 5,1 mA. Por lo tanto este transistor de hecho se satura completamente. Con un 1 lgico de entrada, este circuito produce una lgica 0 a la salida. Hemos visto ya que una 0 lgico en la entrada producir un 1 lgico a la salida. Por lo tanto, esto es un circuito bsico del inversor.

Como podemos ver de los clculos antedichos, la cantidad de corriente proporcionada a la base del transistor es lejana y es mas que necesario para poner en conduccin el transistor en la saturacin. Por lo tanto, tenemos la posibilidad de usar uno para conducir las entradas mltiples de otras puertas, y as tener compuertas con los resistores de entrada mltiples. Tal circuito se demuestra en la figura de la parte superior. En este circuito, tenemos cuatro resistores de entrada. Levantar la entrada a +3,6 voltios ser suficiente hacer conmutar al transistor, y la aplicacin de entradas de la lgica adicional 1 (+3,6 voltios) realmente no tendr ningn efecto apreciable en el voltaje de la salida. Recuerde que el voltaje del polarizacin directa en la base del transistor no exceder 0,65 voltios, as que la corriente a travs de un resistor de entrada puesto a tierra no se exceder 0.65v/470 = 1,383 mA.

Esto nos provee a nosotros un lmite prctico en el nmero de los resistores de entrada permisibles a un solo transistor, pero no causa ningunos problemas serios dentro de ese lmite.

La puerta de RTL demostrada arriba funcionar, pero tendr un problema debido a las interacciones posibles de la seal a travs de los resistores de entrada mltiples. Una manera mejor de poner la funcin en ejecucin se demuestra arriba. Aqu, cada transistor tiene solamente un resistor de entrada, Asegurando as que no exista ninguna interaccin entre las entradas. La funcin se realiza en la conexin del colector comn de todos los transistores, que comparten un solo resistor de la carga del colector. ste es en hecho el patrn para todo IC RTL estndar. Se clasifica para dibujar , 12 mA de la corriente de la fuente de alimentacin 3.6V cuando ambas salidas estn en la lgica 0. Esto corresponde absolutamente bien con los clculos que hemos hecho ya. El fan-out estndar para las puertas de RTL es clasificado en 16. Sin embargo, el fan-in para una entrada de puerta estndar de RTL es 3. As, una puerta puede producir 16 unidades de corriente de impulsin de la salida, pero requiere 3 unidades conducir una entrada. Hay versiones de baja potencia de estas compuertas que aumenten los valores de los resistores de la base y del colector 1.5K y 3.6K, respectivamente. Tales compuertas exigen menos, y tienen tpicamente un fan-in de 1 y un fan-out de 2 o 3. Tambin han reducido respuesta de frecuencia, as que no pueden funcionar tan rpidamente como las compuertas estndares.

Para conseguir mayores hacer salir capacidades de impulsin, los almacenadores intermediarios se utilizan. stos son tpicamente los inversores que se han diseado con un fan-out de 80. Tambin tienen un requisito del fan-in de 6, puesto que utilizan pares de transistores de la entrada para conseguir la impulsin creciente.

Podemos conseguir una funcin NAND de cualquiera de las dos maneras. Podemos invertir simplemente las entradas a la puerta de NOR/OR, hacindolo conmutar en una compuerta de AND/NAND, o se puede utilizar el circuito demostrado arriba. En este circuito, cada transistor tiene su propio resistor de entrada separado, as que cada uno es controlada por una diversa seal de entrada. Sin embargo, la nica manera que la salida se puede fijar hacia abajo a la lgica 0 es si ambos transistores son conmutados por las entradas por un 1 lgico. El problema con este circuito del NAND proviene el hecho de que los transistores no son dispositivos ideales. Recuerde ese voltaje de la saturacin del colector de 0,3 voltios? Idealmente debe ser cero. Puesto que no es, necesitamos mirar qu sucede cuando "apilamos" los transistores. Con dos, el voltaje combinado de la saturacin del colector es 0,6 voltios solamente levemente menos que el voltaje de la base de 0,65 voltios que har conmutar al transistor.

LGICA DE DIODO
La lgica del diodo hace uso del hecho de que el dispositivo electrnico conocido como diodo conducir una corriente elctrica en una direccin, pero no en la otra. De este modo, el diodo acta como interruptor electrnico.

A la izquierda usted ve una lgica bsica OR del diodo. Asumiremos que una lgica 1 es representada por +5 voltios, y una lgica 0 es representada por la tierra, o cero voltios. En esta figura, si ambas entradas se dejan no relacionadas o son ambas en la lgica 0, la salida Z tambin ser llevada a cabo en cero voltios por el resistor, y ser as un 0 lgico tambin. Sin embargo, si cualquier entrada se levanta a +5 voltios, su diodo se polarizar directamente y por lo tanto conducir. Esto alternadamente forzar para hacer salir hasta el 1 lgico. Si ambas entradas son un 1, la salida todava ser 1. Por lo tanto, esta compuerta realiza correctamente una funcin lgica OR. A la derecha est el equivalente a la compuerta AND. Utilizamos los mismos niveles de la lgica, pero se invierten los diodos y el resistor se fija para tirar del voltaje de la salida hasta un 1 lgico. Para este ejemplo, se utilizan +V = +5 voltios, aunque otros voltajes pueden hacerlo fcilmente. Ahora, si ambas entradas son no relacionadas o si son ambas en 1, la salida Z estar en 1 tambin. Si se pone a tierra cualquier entrada (0 lgico), ese diodo conducir y tirar hacia abajo la salida a un 0 lgico tambin. Ambas entradas deben ser 1 en la orden para que la salida sea la lgica 1, as que este circuito realiza la funcin lgica AND.

En ambas compuertas, hemos asumido que los diodos no introducen ningunos errores o prdidas en el circuito. ste no es realmente el caso; un diodo de silicio experimentar una cada de voltaje de polarizacin directa de alrededor 0.65v a 0.7v mientras que conduce. Pero podemos remediar esto especificando que cualquier voltaje sobre +3,5 voltios sea la lgica 1, y cualquier voltaje debajo de +1,5 voltios ser la lgica 0. Es ilegal en este sistema que un voltaje de la salida est entre +1,5 y +3,5 voltios; sta es la regin indefinida de voltaje en la cual el sistema no sabe de que manera responder.

Las puertas individuales como las dos de arriba se pueden utilizar circunstancias especficas. Sin embargo, cuando se conectan en cascada las puertas del DL, segn lo demostrado arriba, algunos problemas adicionales ocurren. Aqu tenemos dos compuertas AND, cuyas salidas estn conectadas con las entradas de una compuerta AND. Si fijamos hacia abajo las entradas a un 0 lgico, seguramente la salida ser llevada a 0. Sin embargo, si en ambas entradas de cualquier compuerta AND estn en +5 voltios, cules ser el voltaje de salida? El diodo en la compuerta OR ser polarizado directamente inmediatamente, y la corriente atravesar el resistor de la puerta AND, a travs del diodo, y a travs del resistor de la compuerta OR. Si asumimos que todos los resistores son de valores

igual (tpicamente), actuarn como divisor del voltaje y compartirn igualmente el voltaje de fuente de +5 voltios. El diodo de la compuerta OR insertar su pequea prdida en el sistema, y el voltaje de la salida ser cerca de 2,1 a 2,2 voltios. Si ambas compuertas AND tienen entradas en 1, el voltaje de la salida puede levantarse hasta cerca de 2,8 a 2,9 voltios. Claramente, esto est en la "zona prohibida," que no se supone no est permitida. Si vamos un paso ms lejos y conectamos las salidas de dos o ms de estas estructuras con otra compuerta AND, habremos perdido todo el control sobre el voltaje de la salida; habr siempre un diodo polarizado inversamente en alguna parte que bloquea las seales de entrada y que evita que el circuito funcione correctamente. Esta es la razn por la cual la lgica del diodo se utiliza solamente para las compuertas solas, y solamente en circunstancias especficas.

LOGICA CMOS
La lgica del CMOS es una ms nueva tecnologa, basada en el uso de los transistores complementarios del MOS de realizar funciones de la lgica con casi ningn componente. Esto hace estas puertas muy tiles en usos con pilas. El hecho de que trabajarn con los voltajes de fuente de hasta slo 3 voltios y tan arriba como 15 voltios son tambin muy provechosos

Todas las compuertas del CMOS se basan en el circuito fundamental del inversor demostrado arriba. Observe que ambos transistores son MOSFETs del enriquecimiento; un canal N con su fuente puesto a tierra, y un canal P con su fuente conectada a +V. Sus compuertas estn conectados juntos para formar la entrada, y sus drenajes estn conectados juntos para formar la salida. Los dos MOSFETs se disean para tener caractersticas semejantes. As, son complementarios el uno al otro. Cuando est apagado, su resistencia es con infinita; cuando est encendido, su resistencia del canal es cerca de 200 ohmios. Puesto que la puerta es esencialmente un circuito abierto por el cual no circula ninguna corriente, y el voltaje de la salida ser igual al voltaje de la fuente de alimentacin, dependiendo de el cual el transistor est conduciendo. Cuando se pone a tierra la entrada A (0 lgico), el MOSFET del canal N es imparcial, y por lo tanto no tiene ningn canal de enriquecimiento dentro de s mismo. Es un circuito abierto, y por lo tanto sale de la lnea de salida desconectada de la tierra.

En el mismo tiempo, se polariza directamente el MOSFET del canal P, as que tiene un canal de enriquecimiento dentro de s mismo. Este canal tiene una resistencia de cerca de 200 ohmios, conectando la lnea de salida con la fuente de +V. Esto fija la salida hasta +V (1 lgica). Cuando la entrada A est en +V (1 lgico), el MOSFET del canal P est apagado y el MOSFET del canal N encendido, as est fijando la salida a la tierra (0 lgico).

Este concepto se puede ampliar en las estructuras AND y NAND combinando los inversores parcialmente en una serie, en estructura parcialmente paralela. El circuito de arriba es un ejemplo prctico de un CMOS 2 entradas. En este circuito, si ambas entradas son bajas, ambos MOSFETs del canal P sern conmutados, as al abastecimiento de una conexin a +V. Ambos MOSFETs del canal N estarn apagados, Asegurando as que no exista ninguna conexin de tierra. Sin embargo, si pasa a ALTO cualquier entrada, ese MOSFET del canal P conmutar a apagado y desconectar a la salida de +V, mientras que ese MOSFET del canal N conmutar, as poniendo a tierra la salida.

La estructura se puede invertir, segn lo demostrado en la parte superior. Aqu tenemos una compuerta NAND de dos entradas, donde una 0 lgico en cualquier entrada forzar la salida a un 1 lgico, pero toma ambas entradas en 1 para permitir que la salida vaya a 0. Esta estructura es menos limitada de lo que sera el equivalente bipolar, pero todava hay algunos lmites prcticos. Uno de stos es la resistencia combinada de los MOSFETs en serie. Consecuentemente, los postes del CMOS no se hacen de ms de cuatro entradas altas. Las compuertas con ms de cuatro entradas se construyen como las estructuras de conexin en cascada preferentemente que estructuras solas. Sin embargo, la lgica sigue siendo vlida. Incluso con este lmite, la estructura del poste todava causa algunos problemas en ciertos usos.

LGICA CTL (COMPLEMENTARY TRANSISTOR LOGIC)

Significa Lgica de complementacin de transistor y sus caractersticas son las siguientes. Retraso de propagacin por compuerta 5 nano-segundos Consumo promedio por compuerta 50 nano-Watts

LGICA I 2 L ( INTEGRATED INJECTION LOGIC)

Significa lgica de inyeccin integrada y la principal ventaja de este tipo de integrados es que permite una alta densidad de integracin, similar a la de los dispositivos MOS, y tambin un bajo consumo de potencia. Retraso de propagacin por compuerta 40 nano-segundos Consumo promedio por compuerta Menor que 1 mili-Watt

LGICA MOS (METAL OXIDE SEMICONDUCTOR)

Significa lgica de oxido de semiconductor metlico, se caracteriza porque emplean transistores de efecto de campo que tienen las ventajas de mayor facilidad de fabricacin, tamao mas pequeo (1/50 de transistores bipolares)y muy baja disipacin de potencia. Las desventajas son baja velocidad de respuesta, mayor delicadeza en el manejo y poca capacidad de manejo de corriente.

LGICA PMOS (P CHANNEL METAL OXIDE SEMICONDUCTOR)

La caracterstica de esta familia es que requieren solo la tercera parte de pasos necesarios de produccin de su contraparte con transistores bipolares estndar de doble difusin.

LGICA NMOS (N CHANNEL MOS)

Permiten el doble de densidad de integracin que los P-MOS, adems de ser casi dos veces mas rpidos debido a que en NMOS los portadores de carga son los electrones libres (mientras que en PMOS los portadores de carga son los huecos que son mas lentos). Retraso de propagacin por compuerta 40 nano-segundos Consumo promedio por compuerta Menor que 1 mili-Watt

LGICA HMOS (HIG DENSITY MOS)

Tienen la caracterstica de que permiten una alta capacidad de integracin.

LGICA SOSMOS (SILICON ON SAPHIRE MOS)

Est lgica se caracteriza por emplear un sustrato de aislante en lugar del sustrato semiconductor tradicional con lo que logran frecuencias mayores de 50 Mega Hertz con un consumo de potencia del orden de un nano-Watt. Las caractersticas del material aislante que utilizan estos circuitos integrados agrava su precio de manera considerable, siendo utilizado solamente en circuitos de conmutacin de alta velocidad.

LGICA RTL

Retraso de propagacin por compuerta 50 nano-segundos Voltaje de alimentacin 3 Volts 0.2 Volts Margen de Ruido Consumo promedio por compuerta 10 mili-Watts

LGICA DTL
Retraso de propagacin por compuerta 25 nano-segundos Voltaje de alimentacin 5 Volts Bajo Margen de Ruido Consumo promedio por compuerta 15 mili-Watts

LGICA TTL (En general)

Voltaje de alimentacin 5 Volts

Margen de Ruido

0.4 Volts

TTL ESTANDAR (SERIE 54 / 74)

Retraso de propagacin por compuerta de 10 nano segundos. Disipacin por compuerta de 10 miliwatts.

TTL ALTA VELOCIDAD (SERIE 54 / 74H)

Retraso de propagacin por compuerta de 6 nano segundos. Disipacin por compuerta de 22 miliwatts.

TTL BAJO CONSUMO (SERIE 54 / 74L)

Retraso de propagacin por compuerta de 33 nano segundos. Disipacin por compuerta de 1 miliwatt.

TTL SCHOTTKY (SERIE 54 / 74S)

Retraso de propagacin por compuerta de 3 nano segundos. Disipacin por compuerta de 19 miliwatts.

TTL SCHOTTKY DE ABJO CONSUMO (SERIE 54 / 74LS)

Retraso de propagacin por compuerta de 9.5 nano segundos. Disipacin por compuerta de 2 miliwatts.

EMITTER COUPLED LOGIC

Puede operar a frecuencias mayores de 500 Mhz. Retraso de propagacin por compuerta de 0.3 nano segundos. Disipacin por compuerta de 60 miliwatts.