Lista de Exerccios Arquitetura de Computadores

Professor: Ricardo Quinto

Pgina Pessoal: www.rgquintao.com.br e-mail: rgquintao@gmail.com

O gabarito encontra-se como texto oculto no arquivo do Word que pode ser adquirido no meu site.

1- (Questo 52 BNDES Profissional Bsico Anlise de Sistemas - Suporte ano 2010) Um administrador de sistemas, ao analisar o contedo de um arquivo binrio, percebeu que o primeiro byte desse arquivo , em hexadecimal, igual a 9F, que corresponde, em decimal, ao valor: a) b) c) d) e) 16 99 105 159 234

2- (Questo 34 BNDES Profissional Bsico Anlise de Sistemas - Suporte ano 2010) Convertendo o nmero hexadecimal AB1 para decimal, temos o valor: a) b) c) d) e) 2048 2737 2738 5261 5474

3- (Questo 1 Petrobrs Analista de Sistemas Jnior Engenharia de Software ano 2010) Ao converter o nmero (1011100)2 da base binria para as bases decimal, hexadecimal e octal, obtm-se, respectivamente, os valores: a) b) c) d) e) 2910, B416 e 5608 2910, 5C16 e 1348 9210, B416 e 5608 9210, 5C16 e 1348 9210, 5C16 e 2708

4- (Questo 33 Transpetro Analista de Sistemas Jnior ano 2011) Seja N uma base de numerao, e os nmeros A = (100)N, B = (243)(N+1), C = (30)N, D = F16 e E = (110)2. Sabendo-se que a igualdade B + D = A + E.C vlida, o produto de valores vlidos para a base N : a) b) c) d) e) 24 35 36 42 45

5- (Questo 22 Petrobrs Analista de Sistemas Jnior Suporte de Infraestrutura ano 2005) Um computador utiliza representao de inteiros em complemento a dois (C2) com valores armazenados em 8 bits. Indique qual a representao em C2 do valor decimal -123. a) b) c) d) e) 10000101 10000100 01111011 11111011 10000111

6- (Questo 31 BNDES Analista de Sistemas Profissional Bsico ano 2005) Em um computador hipottico, onde os nmeros so armazenados utilizando-se exatamente 8 bits no formato de complemento a dois, o resultado da operao de adio de 77 com 90 ser (todos os nmeros esto representados na base 10): a) b) c) d) e) -167 - 89 27 89 167

7- (Questo 59 BNDES Profissional Bsico Anlise de Sistemas - Desenvolvimento ano 2008) O resultado de 11010101 + 01010010, representado em 8 bits, em complemento a 2, a) b) c) d) e) 00100111 10000011 10010011 11011000 11011001

8- (Questo 31 BNDES Profissional Bsico Anlise de Sistemas - Suporte ano 2011) A operao de computadores digitais baseada no armazenamento e processamento de dados binrios. Diversas convenes so usadas para representar nmeros inteiros e positivos. Com relao representao em complemento de dois, considere as seguintes afirmaes: I. II. III. IV. Assim como a representao sinal-magnitude, o bit mais significativo usado como bit de sinal, mas os demais bits so interpretados de maneira diferente. A faixa de valores representveis 2n1 a 2n1 1 e existe apenas uma representao para o nmero zero. Para converter uma representao em outra com maior nmero de bits, move-se o bit de sinal para a posio mais esquerda e preenchem-se as novas posies de bit com valor oposto ao do bit de sinal. A representao com 8 bits do valor 18 11101110, e a do valor +18 01101110.

correto APENAS o que se afirma em a) b) c) d) e) I e II I e IV II e III I, III e IV II, III e IV

9- (Questo 41 Petrobrs Analista de Sistemas Jnior Engenharia de Software ano 2011) Um sistema de numerao posicional totalmente definido quando conhecemos sua base. Apesar do sistema decimal ser mais comum no cotidiano da pessoas, existem vrios outros sistemas possveis, como o sistema binrio, usado nos computadores. Levando em considerao esses conceitos, a) o nmero 12345 vlido na base 5. b) impossvel duas sequncias de dgitos iguais representarem o mesmo valor em bases diferentes. c) uma mesma sequncia de dgitos colocada em duas bases b 1 e b2, b1 > b2, representar um nmero menor na base b1 do que na base b2. d) um nmero de um dgito na base decimal ter no mximo log 2 10 dgitos ao ser convertido para a base binria. e) invertendo uma sequncia de dgitos de comprimento n (n > 1), representada em uma base k, obtm-se um valor igual ao nmero original multiplicado por log k n .

10- (Questo 23 Petrobrs Analista de Sistemas Jnior Engenharia de Software ano 2010) Quantos nmeros hexadecimais com trs algarismos distintos existem cujo valor maior do que o nmero hexadecimal 100? a) b) c) d) e) 4.096 3.996 3.840 3.360 3.150

11- (Questo 27 Petrobrs Analista de Sistemas Jnior Infraestrutura ano 2010) Um computador projetado com 512 endereos tem possibilidade de armazenar, na memria principal, 512 clulas (endereadas desde a posio 0 at a posio 511). Sabendo-se, que para esse computador, cada clula projetada para armazenar 10 bits (palavras de 10 bits), considere as afirmaes a seguir. I. II. III. Esse computador tem a capacidade de armazenar 5.120 kbits. O registrador de dados da memria armazena 10 bits e a barra de dados tambm permite a passagem de 10 bits simultaneamente. O registrador de endereo de memria e a barra de endereos armazenam, no mnimo, 9 bits para que seja possvel o acesso a todas as posies de memria.

Est(o) correta(s) a(s) afirmao(es) a) b) c) d) e) I, apenas II, apenas I e II, apenas II e III, apenas I, II e III

12- (Questo 47 Petrobrs Analista de Sistemas Jnior Infraestrutura ano 2008) Se um computador tem uma MP com disponibilidade de armazenar 2 16 bits e possui barra de dados com tamanho de 16 bits, qual o tamanho mnimo do REM e do RDM ? (Considere que a barra de dado tem o tamanho de uma palavra) a) b) c) d) e) 8 e 12 8 e 16 12 e 8 12 e 12 12 e 16

13- (Questo 25 Petrobrs Analista de Sistemas Jnior Suporte de Infraestrutura ano 2005) Quanto memria principal (RAM), responsvel por armazenar programas em execuo, e que precisa ter uma organizao que permita ao computador guardar e recuperar informaes quando necessrio, pode-se afirmar que: a) composta por vrios registradores, de dados e de endereos, capazes de armazenar as instrues do programa em execuo. b) resolve o problema de armazenamento de grandes quantidades de informaes a um baixo custo. c) opera em funo de um princpio estatstico comprovado, chamado princpio da localidade, onde programas tendem a referenciar vrias vezes pequenos trechos de programa, como loops, sub-rotinas ou funes. d) organizada em clulas, que a menor unidade de armazenamento que pode ser endereada e tem um tamanho fixo. e) no voltil, isto , no depende de estar energizada para manter gravado o seu contedo.

14- (Questo 51 BNDES Profissional Bsico Anlise de Sistemas - Suporte ano 2008) O hardware de um sistema microprocessado foi projetado para funcionar com uma memria de 20 bits de endereamento e palavra de 16 bits. Se neste sistema j esto instalados 1.024 KBytes de memria, qual a quantidade mxima de memria possvel para expanso, em KBytes? a) b) c) d) e) 1.024 924 768 512 256

15- (Questo 52 Petrobrs Analista de Sistemas Jnior Engenharia de Software ano 2011) Para aparentar dispor de uma grande quantidade de memria com tempo de acesso pequeno, um sistema hierrquico de memria opera: a) movendo dados diretamente de um nvel para outro qualquer na hierarquia, com base no clculo da probabilidade de cada bloco de dados ser acessado. b) movendo um dado de um nvel da hierarquia para nveis inferiores imediatamente aps a utilizao desse dado, com base na prerrogativa de que, se um item referenciado num determinado instante, provavelmente no ser referenciado novamente em um espao de tempo curto. c) buscando uma informao em um nvel de ordem n+1 da hierarquia, somente aps certificar-se de que essa mesma informao no est no nvel n, superior na hierarquia. d) movendo dados de um nvel mais prximo ao processador para um nvel mais distante, abaixo na hierarquia, quando informaes que estejam armazenadas na imediao desse dado forem acessadas. e) fazendo um balanceamento dinmico do nmero de acessos a cada nvel da hierarquia, ao longo do tempo, de forma que todos os nveis tenham o mesmo nmero esperado de acessos.

16- (Questo 43 Petrobrs Analista de Sistemas Jnior Infraestrutura ano 2011) Considere um sistema computacional que possui um barramento de endereos com 19 bits de largura. Seu barramento de dados possui quatro bytes de largura e transfere entre o processador e a memria principal duas clulas por acesso. Nessas condies, qual ser o mximo tamanho da memria principal desse sistema computacional em megabytes? a) b) c) d) e) 1 2 4 8 16

17- (Questo 34 Petrobrs Analista Sistema Jnior Infraestrutura ano 2010) Seja um sistema de computao que possui uma memria principal com capacidade mxima de endereamento de 64K clulas (1K=210), sendo que cada clula armazena um byte de informao. Qual o tamanho, em bytes, do registrador de endereos de memria desta arquitetura? a) b) c) d) e) 2 6 16 64 8K

18- (Questo 35 Petrobrs Analista Sistema Jnior Infraestrutura ano 2010) Seja um sistema de computao que possui uma memria principal com capacidade mxima de endereamento de 64K clulas (1K=210), sendo que cada clula armazena um byte de informao. Para criar um sistema de controle e funcionamento de sua memria cache, a memria principal constituda de blocos de oito bytes cada. A memria cache do sistema do tipo mapeamento direto, contendo 32 quadros. Dessa forma, em que quadro estaria contido o byte armazenado no seguinte endereo de memria principal? 0001000100011011 a) b) c) d) e) 1 2 3 32 35

19- (Questo 34 Transpetro Analista de Sistemas Jnior ano 2011) Segue-se o trecho final de uma memria principal, onde o endereo FFF representa a maior posio enderevel. Todos os nmeros so apresentados em hexadecimal. FF8 FF9 FFA FFB FFC FFD FFE FFF 0102 3EBC 9174 4AD7 3531 6609 FA11 B3C5

O nmero mximo de clulas que essa memria pode conter ser igual a: a) b) c) d) e) 512 1024 2048 4096 8192

20- (Questo 35 Transpetro Analista de Sistemas Jnior ano 2011) Segue-se o trecho final de uma memria principal, onde o endereo FFF representa a maior posio enderevel. Todos os nmeros so apresentados em hexadecimal. FF8 FF9 FFA FFB FFC FFD FFE FFF 0102 3EBC 9174 4AD7 3531 6609 FA11 B3C5

Considere agora um trecho de uma memria cache interligada memria principal apresentada. Cada linha abriga um bloco de memria com duas clulas. No exemplo ilustrado a seguir, a linha 220 armazena o bloco que contm as clulas de endereos FF8 e FF9. 21F 220 221 O processador ento envia uma solicitao de escrita memria principal na clula FF9. Aps a operao ser completada, a memria cache tem o valor alterado para 3EBF, mas a memria principal mantm armazenado o valor anterior, que 3EBC. 21F 220 221 Considerando-se esse cenrio, tem-se que a memria cache implementa a: a) b) c) d) e) Poltica de escrita conhecida como escrita somente no retorno (Write Back). Poltica de escrita conhecida como escrita uma vez (Write Once). Poltica de mapeamento de escrita em blocos conhecida por LFU (Least Frequently Used). Tcnica de mapeamento de blocos da memria principal conhecida como mapeamento direto. Tcnica de mapeamento de blocos da memria principal conhecida como mapeamento associativo. 0102 3EBF 0102 3EBC

21- (Questo 05 ESAF CVM Analista de Sistemas Prova 2 ano 2010) Assinale a opo correta. a) A hierarquizao da memria cache em mltiplos nveis prejudica seu desempenho. b) A localidade a tendncia do processador, ao longo da execuo de um programa, referenciar instrues e dados na memria secundria localizados em endereos prximos. c) A localidade o endereo de um programa que referencia instrues e fluxos na memria principal. d) A memria cache uma memria voltil de menor velocidade e com grande capacidade de armazenamento. e) A memria cache uma memria voltil de alta velocidade, porm com pequena capacidade de armazenamento.

22- (Questo 06 Parte B Instituto Cidades UNIFESP Analista de Tecnologia da Informao ano 2010) Acerca de memria cache, marque a alternativa CORRETA: a) Esta memria fica localizada entre a memria flash e a CPU. b) Quanto maior o tamanho da memria cache, menor o nmero de portas envolvidas no endereamento. Consequentemente, memria cache grande tende a ser mais rpida do que as pequenas. c) na memria cache onde o sistema operacional carregado. d) No que diz respeito memria cache, os algoritmos de substituio so: LRU, FIFO, LFU e Random.

23- (Questo 24 VUNESP - CETESP Analista de TI Redes e Telecomunicaes ano 2009) A memria cache possibilita diminuir o tempo de acesso do processador memria, com o uso de uma memria mais rpida (cache) entre o processador e a memria principal (mais lenta). Quando o processador fornece um endereo de uma posio de memria a ser acessada e cujo contedo no se encontra armazenado na memria cache, diz-se que ocorreu um: a) b) c) d) e) cache hit. cache miss. write back. write through. write deferred.

24- (Questo 21 Petrobrs Analista de Sistemas Jnior Engenharia de Software ano 2008) Um computador tem um registrador R e um conjunto de instrues de um operando, todas com modo de endereamento indireto. Trs destas instrues so especificadas a seguir. LD : Copia da memria principal para o registrador R. AC: Adiciona da memria principal ao registrador R. ST: Move do registrador R para a memria principal. Considere o programa apresentado abaixo, executado no computador, acessando o bloco de memria principal, cuja situao inicial mostrada a seguir. LD AC ST AC ST LD ST 01H 02H 03H 00H 01H 03H 00H ENDEREO 00H 01H 02H 03H 04H VALOR ARMAZENADO 01H 02H 03H 04H 05H

Considere que tanto o endereamento quanto os valores envolvidos nas operaes utilizam apenas um byte de memria cada. Aps a execuo do programa, qual ser, em hexadecimais, a soma dos valores armazenados no bloco de memria? a) b) c) d) e) 00H 04H 0AH 10H 1CH

25- (Questo 46 Petrobrs Analista de Sistemas Jnior Infraestrutura ano 2008) Seja um computador que apresenta as seguintes caractersticas: sua palavra de 8 bits e suas clulas da MP tm 8 bits. Sabe-se que a MP tem a capacidade de armazenar 64 K bytes e que as instrues, bem como qualquer dado, devem ter um nmero de bits que seja mltiplo inteiro das clulas da MP, para que nela possam ser armazenados. Quais os tamanhos de ACC, CI e o tamanho total da MP, em bits, para este computador? a) b) c) d) e) ACC = 8 ACC = 8 ACC = 8 ACC = 16 ACC = 16 CI = 8 CI = 16 CI = 16 CI = 8 CI = 16 Tamanho da MP = 216 Tamanho da MP = 216 Tamanho da MP = 219 Tamanho da MP = 216 Tamanho da MP = 219

26- (Questo 45 Petrobrs Analista de Sistemas Jnior Suporte de Infraestrutura ano 2006)
Seja um computador cujas clulas da MP, Acumulador, Registradores de emprego geral, Registrador de ndice RDM e RI tm 8 bits. Seu barramento de endereos tem 16 bits. Suas instrues podem ter 1, 2 ou 3 bytes e obedecem ao formato que definido a seguir. Todas as instrues usam o Acumulador com 1o operando (implcito) e tm o seguinte significado: "Carregar o Acumulador com o 2o operando, explicitado pelo modo de endereamento indicado pela instruo". Os endereos so armazenados na Memria Principal com sua parte mais significativa na clula de endereo mais alto. As memrias locais foram previamente carregadas com os contedos abaixo: Registrador de ndice: 02H; Registrador B: 23H; Registrador C: 14H.

Considere o trecho da Memria Principal deste computador, mostrado na tabela abaixo.

Endereo 22FE 22FF 2300 2301 2302 2303 Contedo 3C 1B 20 08 B6 00 Endereo 2304 2305 2306 2307 2308 2309 Contedo 61 0E 23 00 21 12 Endereo 230A 230B 2306 230D 230E 230F Contedo C3 84 FC 23 FF 22 Endereo 2310 2311 2312 2313 2314 2315 Contedo EF 85 30 54 22 00

Quando o CI=2304, qual ser o contedo do Acumulador aps o processamento da instruo? a) b) c) d) e) Acumulador = 1BH Acumulador = 0EH Acumulador = FFH Acumulador = EFH Acumulador = 23H

27- (Questo 23 Petrobrs Analista de Sistemas Jnior Suporte de Infraestrutura ano 2005) O formato das instrues de alguns processadores composto por um conjunto de bits para o cdigo da operao e outro conjunto de bits para operando, se houver. Considere uma mquina cujo tamanho das instrues 16 bits e sendo o formato o mesmo para todas as instrues: 5 bits para o cdigo e 11 bits para o operando. Qual o nmero mximo de operaes distintas que essa mquina capaz de executar? a) b) c) d) e) 5 11 16 31 32

28- (Questo 24 Petrobrs Analista de Sistemas Jnior Suporte de Infraestrutura ano 2005) As instrues de uma mquina so aplicadas a diversas funcionalidades, tais como: movimentao de dados, operaes aritmticas e lgicas, desvios ou quebra de sequncia de execuo, entrada e sada, entre outras. Se for considerada a instruo de movimentao: LDR r cujo significado : Acc r onde r um registrador de dados e Acc o acumulador, seu modo de endereamento : a) b) c) d) e) imediato. direto memria. direto por registrador. indireto por registrador. indexado.

29- (Questo 26 Petrobrs Analista de Sistemas Jnior Suporte de Infraestrutura ano 2005) Uma UCP a responsvel pelo processamento e execuo dos programas armazenados na memria principal. As funes da UCP so: executar as instrues e controlar as operaes no computador. Indique o registrador da UCP cuja funcionalidade est INCORRETA. a) b) c) d) e) CI (Contador de instrues) aponta para a prxima instruo a ser executada. Acc (Acumulador) armazena dados e instrues. REM (Registrador de Endereos) armazena o endereo de memria a ser acessado. RI (Registrador de Instrues) armazena a instruo a ser executada. RDM (Registrador de Dados) armazena dados lidos ou a serem gravados na memria principal.

30- (Questo 2 Petrobrs Analista de Sistemas Jnior Engenharia de Software ano 2010) 00A0 00A2 B0A4 FFFF

B0A4 B0A6

CCF0 CCF2

CCF0 CCF2

B0A4 00A0

Em um computador que possui a configurao de memria dada pela figura acima e o valor do registradorndice dado por 2, executado o comando MOV <Registrador>, 00A0 Qual valor ser copiado para o registrador se o comando usar, respectivamente, os modos de endereamento imediato, direto, indireto e indexado? a) b) c) d) e) B0A4, 00A0, CCF0, FFFF B0A4, 00A0, B0A4, 00A2 00A0, B0A4, B0A4, 00A2 00A0, B0A4, CCF0, 00A2 00A0, B0A4, CCF0, FFFF

31- (Questo 45 Petrobrs Analista de Sistemas Pleno Infraestrutura ano 2006) Uma UCP tem como funes bsicas o processamento das instrues e o controle do sistema computacional. Dentre os procedimentos executados pela funo de controle, est a execuo de cada instruo. A execuo de uma instruo se divide em ciclo de busca (fetch) e ciclo de execuo. Dessa forma, possvel afirmar que: a) os registradores CI (contador de instrues), RI (registrador de instrues) e RDM (registrador de dados) sempre so atualizados no ciclo de busca da instruo. b) os registradores CI (contador de instrues), RI (registrador de instrues) e ACC (Acumulador) so atualizados somente no ciclo de execuo da instruo. c) o RI (registrador de instrues) sempre atualizado no ciclo de execuo da instruo. d) no ciclo de execuo das instrues o registrador CI (contador de instrues) nunca alterado. e) toda instruo, ao ser executada, altera o registrador CI (contador de instrues).

32- (Questo 43 Petrobrs Analista de Sistemas Jnior Engenharia de Software ano 2011) Uma instruo que usa o modo de endereamento direto mais veloz que a mesma instruo executada usando-se o modo de endereamento imediato. PORQUE O modo de endereamento direto dispensa a decodificao do valor colocado na instruo e faz apenas um acesso memria, enquanto que o nmero de acessos feitos memria, no modo imediato, depende da instruo e pode ser grande. Analisando-se as afirmaes acima, conclui-se que: a) b) c) d) e) as duas afirmaes so verdadeiras, e a segunda justifica a primeira. as duas afirmaes so verdadeiras, e a segunda no justifica a primeira. a primeira afirmao verdadeira, e a segunda falsa. a primeira afirmao falsa, e a segunda verdadeira. as duas afirmaes so falsas.

33- (Questo 53 Petrobrs Analista de Sistemas Jnior Engenharia de Software ano 2011) Considerados o limiar entre o hardware e o software de uma mquina, os Modelos de Conjuntos de Instrues especificam: a) as arquiteturas de computadores que diferem essencialmente quanto ao nmero de operandos de suas instrues, como, por exemplo, RISC (Reduced Instruction set Computers) e CISC (Complex Instruction Set Computers). b) os conceitos relacionados a programao, como tipos abstratos de dados, instanciao de hierarquia de objetos e coleta automtica de lixo. c) os modelos de execuo de programas, cuja implementao em diferentes tipos de hardware pode no ser capaz de permitir a execuo dos mesmos programas. d) os mecanismos de controle de fluxo a serem implementados no hardware da Unidade Aritmtica e Lgica associada ao microprocessador. e) um conjunto de cdigos de instruo e os comandos nativos implementados por um processador, microcontrolador ou UCP (Unidade Central de Processamento).

34- (Questo 42 Petrobrs Analista de Sistemas Jnior Infraestrutura ano 2011) Computadores de alto desempenho podem ser construdos segundo diferentes arquiteturas. Uma dessas opes a utilizao de processadores RISC, que apresentam caractersticas distintas dos processadores com arquiteturas CISC. As caractersticas descritas a seguir so de arquiteturas RISC, EXCETO a) apresentar execuo otimizada de funes pela utilizao dos registradores do processador para armazenar parmetros e variveis em chamadas de instrues. b) empregar o uso de pipelining, atingindo com isso o objetivo de completar a execuo de uma instruo pelo menos a cada ciclo de relgio. c) possuir instrues que so diretamente executadas pelo hardware e no por um microprograma, como acontece nas arquiteturas CISC. d) ter uma quantidade de instrues maior do que as das mquinas CISC, flexibilizando e complementando o processamento dessas instrues. e) utilizar uma quantidade menor de modos de endereamento, evitando assim o aumento do tempo de execuo de suas instrues.

35- (Questo 41 BNDES Profissional Bsico Anlise de Sistemas - Suporte ano 2008) Seja A uma mquina hipottica com tempo de ciclo de 5 ns e sem paralelismo no nvel de instruo. Assumindo-se que cada estgio demora um ciclo de relgio, qual opo indica uma latncia e um nmero de estgios no pipeline de uma mquina hipottica B suficientes para que B tenha uma largura de banda de processador superior ao da mquina A? a) b) c) d) e) 12 ns de latncia e 2 estgios. 14 ns de latncia e 2 estgios. 20 ns de latncia e 5 estgios. 24 ns de latncia e 3 estgios. 28 ns de latncia e 4 estgios.

36- (Questo 47 Petrobrs Analista de Sistemas Jnior Infraestrutura ano 2008) Uma mquina possui instrues de 16 bits e endereos de 4 bits. Do conjunto total de instrues, 15 referenciam 3 endereos, 14 referenciam 2 endereos e 16 no apresentam referncia a endereo. Qual o nmero mximo de instrues que referenciam 1 endereo que esta mquina pode ter? a) b) c) d) e) 7 16 31 63 128

37- (Questo 28 Nossa Caixa Desenvolvimento Analista de Sistemas ano 2011) Modo de Endereamento o termo usado para designar o modo como os bits de um campo de endereo so interpretados para se encontrar o operando. O modo no qual a parte da instruo, realmente, contm o operando para utilizao imediata, dispensando qualquer outra informao de sua localizao, denominado endereamento: a) b) c) d) e) Direto. Indexado. Imediato. De registrador. De pilha.

38- (Questo 32 Transpetro Analista de Sistemas Jnior ano 2011) O relgio de um processador consiste em um dispositivo que tem como finalidade sincronizar e cadenciar (controlar a velocidade) as aes executadas por essa unidade. Em cada ciclo (intervalo de tempo entre o incio da subida/descida de um pulso at o incio de sua descida/subida), uma ao realizada pelo processador. Se o intervalo de tempo entre duas aes consecutivas de um processador igual a 2 nanossegundos, qual ser a sua frequncia em Gigahertz (GHz)? a) b) c) d) e) 0,25 0,50 1,00 1,50 2,00

39- (Questo 26 Petrobrs Profissional Junior Analista de Sistemas Infraestrutura ano 2011) Um computador possui uma capacidade mxima de memria principal com 64K clulas, cada uma capaz de armazenar uma palavra de 8 bits. Quais so o maior endereo em decimal dessa memria e o tamanho do barramento de endereos desse sistema, respectivamente? a) b) c) d) e) 64000 e 8 bits 64000 e 16 bits 65535 e 8 bits 65535 e 16 bits 65535 e 64 bits

40- (Questo 33 Petrobrs Profissional Junior Analista de Sistemas Infraestrutura ano 2011) O sistema de numerao mais tradicional o decimal, que possui 10 diferentes dgitos e usa notao posicional. O sistema hexadecimal, em contrapartida, utiliza at 16 diferentes dgitos na representao de um nmero, quais sejam: 0, 1, 2, 3, 4, 5, 6, 7, 8, 9, A, B, C, D, E, F. O nmero em hexadecimal ABCDE corresponde a que representao no sistema decimal? a) b) c) d) e) 12345 43981 703710 11121314 1011121314

41- (Questo 36 Petrobrs Profissional Junior Analista de Sistemas Infraestrutura ano 2011) Sobre os modos de endereamento de uma instruo, uma vantagem do modo de endereamento por registrador o(a) a) reduo do tamanho geral da instruo b) reduo do nmero de ciclos de instruo necessrios para passar um dado da memria principal para a unidade aritmtica e lgica c) aumento da quantidade de operandos por instruo d) aumento da quantidade de operadores por instruo e) compresso do tamanho do campo operando das instrues

42- (Questo 57 Liquigs Profissional Junior Tecnologia da Informao Desenvolvimento ano 2011) Em um determinado sistema computacional, nmeros inteiros so representados com 16 bits e complemento a 2. A operao de subtrao representada por 40B1 40EA, na qual os nmeros esto representados em hexadecimal, tem como resultado, em base decimal, o nmero: a) b) c) d) e) 65479 33179 -57 -2435 -3875

43- (Questo 58 Liquigs Profissional Junior Tecnologia da Informao Desenvolvimento ano 2011) Em um microprocessador hipottico, no qual utiliza-se a representao em complemento a 2, encontra-se uma Unidade Lgica-Aritmtica (ULA) capaz de somar e subtrair inteiros de 16 bits fornecendo como resultado um inteiro de 16 bits. A ULA tem dois registros internos para operandos de entrada (ALUx e ALUy) e um registro interno de sada (ALUz), todos de 16 bits. A ULA tambm atualiza, para cada operao realizada, um registro de 4 bits de FLAGS que inclui: 1 bit de overflow (V) 1 bit de carry (C) 1 bit indicativo de resultado negativo (N) (1 caso o resultado da ltima operao tenha sido < 0) 1 bit indicativo de resultado zero (Z) (1 caso o resultado da ltima operao tenha sido = 0)

O registro de FLAGS tem, como bit mais significativo, V, seguido pelo C, N e Z. Em um determinado instante, os valores em hexadecimal armazenados em ALUx e ALUy so, respectivamente A000 e 804A. Nesse momento, a Unidade de Controle (UC) do processador envia um sinal de controle acionando a operao de soma da ULA. Como resultado, o registro de FLAGS conter, em binrios, o valor a) b) c) d) e) 1100 1010 0010 0001 0101

44- (Questo 60 Liquigs Profissional Junior Tecnologia da Informao Desenvolvimento ano 2011) O projeto da memria de um sistema computacional leva em considerao trs aspectos essenciais: a quantidade de armazenamento, a rapidez no acesso e o preo por bit de armazenamento. Uma correta ordenao dos tipos de memria, partindo do nvel mais alto para o mais baixo da hierarquia a) b) c) d) e) Cache L2, cache L1, cache de disco, discos, memria principal (RAM), registradores. Discos, cache de disco, memria principal (RAM), cache L2, cache L1, registradores. Cache L2, cache L1, cache de disco, memria principal (RAM), registradores, discos. Memria principal (RAM), registradores, cache L1, cache L2, cache de disco, discos. Registradores, cache L1, cache L2, memria principal (RAM), cache de disco, discos.

45- (Questo 60 Liquigs Profissional Junior Tecnologia da Informao Desenvolvimento ano 2011)
Memria AA 08 1A B4 09 B8 0B FE A8 ... F3 D5 DC A6 ... 00 34 45 FF ... 18 FE 88 E7 0A ... Endereos 009E 009F 00A0 00A1 00A2 00A3 00A4 00A5 00A6 A809 A80A A80B A80C B800 B801 B802 B803 B80A B80B B80C B80D B80E

Um processador hipottico tem dois registradores de uso geral X e Y, ambos de 8 bits. As instrues desse processador tm um formato de tamanho fixo de 32 bits, dos quais os 8 mais significativos, ou seja, os primeiros lidos da memria durante a busca, so utilizados para o OpCode e os 24 restantes para operandos. Uma das operaes desse processador, cujo OpCode igual a 10110100, utiliza dois operandos: o primeiro imediato de 8 bits e o segundo utiliza os 16 bits restantes para um endereamento direto. O resultado da execuo dessa operao colocar a soma dos dois operandos no registrador X. Os operandos so inteiros de 8 bits e utiliza-se o complemento a 2. Considere que a prxima instruo a ser executada est no endereo 00A1. O contedo da memria, nesse instante, est ilustrado na Figura. Como resultado da operao, o registrador X conter o valor, em base decimal, de a) b) c) d) e) 264 255 -264 -37 7

46- (Questo 41 Petrobrs Analista de Sistemas Junior Engenharia de Software ano 2012) Instrues de mquina utilizam vrias tcnicas de endereamento da memria. Na tcnica de endereamento imediato, o: a) b) c) d) e) valor do operando especificado diretamente na instruo. endereo do operando obtido diretamente do campo de endereo da instruo. endereo do operando obtido diretamente do topo da pilha do sistema. endereo do operando encontra-se em um registrador predeterminado da CPU. campo de endereo da instruo contm um endereo de memria onde se encontra

47- (Questo 42 Petrobrs Analista de Sistemas Junior Engenharia de Software ano 2012) Qual caracterstica NO se refere memria cache de processadores? a) b) c) d) e) Tem o objetivo de reduzir o tempo de acesso memria principal. Os dados nela armazenados so cpias de parte da memria principal. implementada pelo sistema operacional com suporte do hardware. Pode ser inserida diretamente no chip do processador. comumente encontrada em processadores RISC.

48- (Questo 41 Petrobrs Analista de Sistemas Junior Infraestrutura ano 2012) A tcnica de atualizao da memria cache, na qual as escritas so feitas apenas nessa memria, e a memria principal s atualizada se o bit de atualizao do bloco substitudo tiver o valor 1, denominada a) b) c) d) e) write-through write-back write-on-update write-if-updated write-when-updated

49- (Questo 42 Petrobrs Analista de Sistemas Junior Infraestrutura ano 2012) De acordo com a taxonomia de Flynn, utilizada para classificar sistemas de processamento paralelo, os sistemas multiprocessados e os aglomerados pertencem categoria: a) b) c) d) e) MIMD MISD SISD SIMD SIMS

50- (Questo 45 Petrobrs Analista de Sistemas Junior Infraestrutura ano 2012) O utilitrio responsvel por gerar, a partir de um programa escrito em linguagem de alto nvel, um programa em linguagem de mquina no executvel o a) b) c) d) e) montador interpretador compilador linker loader

51- (Questo 46 Transpetro Analista de Sistemas Junior Infraestrutura ano 2012) Um programa de computador escrito em cdigo fonte passa por uma sequncia de 4 passos at que seja gerado o cdigo da mquina alvo. Cada passo realizado por um tipo de programa, listados a seguir em ordem alfabtica: compilador, linkeditor, montador e pr-processador. Nessa sequncia de 4 passos, os compiladores normalmente ficam posicionados imediatamente aps e antes de que outros tipos de programas, respectivamente? a) b) c) d) e) Linkeditor e Montador Montador e linkeditor Montador e pr-processador Pr-processador e linkeditor Pr-processador e montador

52- (Questo 49 Transpetro Analista de Sistemas Junior Infraestrutura ano 2012) As arquiteturas de conjunto de instrues RISC e CISC valorizam parmetros diferentes, presentes na equao clssica de clculo de desempenho: Tempo de CPU = segundos por programa = M * T * I , onde: M = mdia de ciclos por instruo T = segundos por ciclo I = instrues por programa As arquiteturas RISC e CISC priorizam, respectivamente, a minimizao dos seguintes fatores: a) b) c) d) e) MeT MeI TeI IeM IeT

53- (Questo 50 Transpetro Analista de Sistemas Junior Infraestrutura ano 2012) Uma aplicao que apoia a operao de uma grande empresa faz muitos acessos memria. Para saber se a poltica de atualizao do cache do servidor dessa aplicao est adequada, verificou-se que a taxa de acertos (hit rate) do cache de 97%. Considerando que foram feitos 300.000 acessos no total, que o tempo por acerto (tempo por hit) de 70ns e que o tempo por falha (tempo por miss) de 3000ns para este mesmo cache, qual o tempo, em ns, de acesso efetivo? a) b) c) d) e) 42,86 157,9 2912,1 3000 3070

54- (Questo 51 Transpetro Analista de Sistemas Junior Infraestrutura ano 2012) Considerando-se que 30% das operaes de um determinado programa tm de ser feitas sequencialmente, o speed up (razo entre o tempo de execuo do mesmo programa por um processador sequencial e um processador paralelo) mximo que poder ser obtido para esse programa de, aproximadamente: a) b) c) d) e) 0,3 0,7 1,43 1,7 3,33

55- (Questo 51 Transpetro Analista de Sistemas Junior Infraestrutura ano 2012) A taxonomia de Flynn utiliza duas dimenses independentes: instrues e dados. Essa taxonomia, registra, na arquitetura SIMD, que: a) uma nica instruo executada ao mesmo tempo sobre mltiplos dados. b) um nico fluxo de instrues atua sobre um nico fluxo de dados. c) cada unidade de processamento pode executar instrues diferentes e operar sobre fluxos de dados diferentes a cada momento. d) mltiplos fluxos de instrues atuam sobre um nico fluxo de dados. e) mltiplas unidades de processamento executam mltiplas instrues simultaneamente e operam diversos fluxos de dados sobre cada uma dessas unidades.

56- (Questo 31 Liquigs Profissional Junior Anlise de Infraestrutura ano 2012) Os processadores utilizam diferentes tcnicas para acelerar a execuo de instrues. Uma dessas tcnicas envolve a diviso do ciclo de instrues em um determinado nmero de estgios consecutivos, possibilitando que cada estgio trabalhe simultaneamente em uma instruo diferente. Essa tcnica chama-se a) b) c) d) e) cache stacking pipelining turbo boost hyper-threading

57- (Questo 38 Liquigs Profissional Junior Anlise de Infraestrutura ano 2012) Sistemas MIMD (Multiple Instruction Multiple Data) podem ser subdivididos de acordo com a forma de comunicao entre os processadores e o grau de compartilhamento da memria. No SMP (Symetric Multiprocessors), em um sistema fortemente acoplado, constata-se que: a) cada processador utiliza uma nica memria ou um conjunto de memrias por meio de um barramento compartilhado no mesmo hardware, e que o tempo de acesso a qualquer regio da memria aproximadamente o mesmo para cada processador. b) cada processador utiliza uma nica memria ou um conjunto de memrias por meio de um barramento compartilhado no mesmo hardware, mas que o tempo de acesso a diferentes regies da memria diferente para cada processador. c) vrios processadores compartilham uma nica memria ou um conjunto de memrias por meio de um barramento compartilhado no mesmo hardware, e que o tempo de acesso a qualquer regio da memria aproximadamente o mesmo para cada processador. d) vrios processadores compartilham uma nica memria ou um conjunto de memrias por meio de um barramento compartilhado no mesmo hardware, mas que o tempo de acesso a diferentes regies da memria diferente para cada processador. e) vrios sistemas de computao compartilham dados de suas memrias por meio de uma rede de comunicao de dados externa ao hardware, e que o tempo de acesso a qualquer regio da memria, em cada sistema de computao, pode ou no ser o mesmo para cada processador.