CAPITULO 1 GENERALIDADES 1.1.

ANTECEDENTES La segmentacin de instrucciones y diseo de cauce segmentado de instrucciones (pipelining), es una tcnica empleada en el diseo de procesadores, que se basa en la dividir la ejecucin de las instrucciones en varias etapas, de esta manera una instruccin pude empezar a ejecutarse sin necesidad de que hayan terminado las anteriores, y por lo tanto haya varias instrucciones procesndose simultneamente. La segmentacin de instrucciones es similar al uso de una cadena de montaje en una fbrica en la cual se saca partido del hecho de que un producto para a travs de varias etapas de produccin y por eso se puede trabajar en varias etapas simultneamente. Al proceso se lo denomina cauce segmentado o pipelining, porque como en una tubera o cauce en un extremo se aceptan nuevas entradas, antes de que algunas entradas aceptadas con anterioridad aparezcan como salidas en el otro extremo. Este tema es parte de la materia de Arquitectura de computadoras de la carrera de Ingeniera de Sistemas. La docente elige un mtodo de enseanza muy activo y dinmico para toda la materia en s, existe una interaccin con los estudiantes y se exponen los temas de manera muy didctica. Se utiliza bibliografa de apoyo, diapositivas y se hacen muchos ejercicios para que el estudiante pueda comprender los conceptos y aplicar en problemas de contexto actual. Durante el desarrollo de la asignatura se aplica el enfoque constructivista, en el cual, para cada tema en particular el docente plantea un problema que los estudiantes tratan de resolver en base a los conocimientos que tienen. Se identifican aspectos que hacen falta para la solucin del problema y el docente hace una exposicin y explicacin respectiva, sobre el material nuevo. Posteriormente los estudiantes deben resolver una serie de problemas aplicando los conceptos nuevos. Los trabajos se realizan en forma individual o en equipos de trabajo para llegar a la mejor solucin posible. La materia se divide en tres unidades temticas, Arquitectura del CPU, Organizacin del computador y Arquitecturas paralelas y evaluacin de prestaciones. Parte de la Unidad temtica 1, es el tema de la Segmentacin de Instrucciones, que tiene como subtemas: Principios de segmentacin de instrucciones, Limitaciones del cauce segmentado y Tcnicas superescalares. Segn el Plan Global o Formulario B de la materia, se tiene previsto cuatro clases para este tema. A lo largo de la materia, el docente planifica determinadas actividades para los estudiantes en el marco de una estrategia didctica que pretende el logro de determinados objetivos educativos. Por ejemplo la primera clase en la que se avanza el tema del pipelining se lleva a cabo una pequea actividad, en la que se escogen cuatro o cinco estudiantes, y se sientan lado a lado, con vista al resto del curso y comienzan a ejecutar las instrucciones que les da el docente. El resto del curso acta como mero observador. Esta actividad consiste en demostrar como es

que se lleva a cabo la ejecucin del pipelining. A cada uno de las personas que estn sentadas, se les asigna una tarea particular, que tienen que llevar a cabo, en el momento que su antecesor haya terminado la tarea que le corresponda. El objetivo de esta actividad es demostrar el tiempo que tarda llevar a cabo las tareas sin el uso del cauce segmentado. Finalizada la actividad, se la vuelve a realizar con un nuevo enfoque, haciendo tareas simultneamente, lo que demuestra la eficiencia del pipelining. En las siguientes clases, se lleva a cabo las explicaciones correspondientes y los ejercicios. Para demostrar los riesgos y limitaciones del cauce segmentado, el docente escribe microoperaciones y hace el diagrama de pasos a seguir, que consta de un grafico de coordenadas en X que representan las unidades de tiempo en ciclo del reloj y en la coordenada Y que representa cada una de las instrucciones. Los ejemplos que se hacen tienen como mximo siete u ocho instrucciones, pero la mayora se los realiza en ms de quince unidades de tiempo. Por lo tanto este proceso de diagramacin que el docente realiza en la pizarra suele tomar una clase entera para hacer tan solo un ejemplo, de igual manera toma toda una clase la diagramacin del procesador escalar. En esta etapa el estudiante tiene un rol pasivo, ya que se dedica a copiar los ejemplos de pizarra, y a veces a ayudar al docente a llevar a cabo el ejemplo, pero desde su asiento. Para asegurar el aprendizaje de los estudiantes, se les da ejercicios para la casa, los cuales son largos y morosos y la mayora de las veces no entran en una sola pgina, y normalmente se suelen cometer varios errores y suelen surgir las dudas, por lo que en clase el docente escoge a un estudiante para que salga a la pizarra y haga el ejercicio en pizarra. El objetivo del tema de Segmentacin de instrucciones o pipelining es de ensear a los estudiantes como es que cambia la velocidad de ejecucin de un programa, en diferentes tipos de arquitectura de procesadores, y de este modo el estudiante sepa con que procesador se va a ejecutar ms rpido el diseo de un cauce. Los simuladores de microprocesadores son bastante comunes en la docencia de Arquitectura de Computadores: la experiencia demuestra que es una buena herramienta, y que su uso proporciona la prctica que requieren los conocimientos tericos. Podemos encontrar simuladores de una amplia variedad de microprocesadores, tales como el Intel 8085, el Motorola 68000 o el MIPS. Algunos de los simuladores son: WebMIPS: MIPS CPU Pipelined simulation On-Line

WebMIPS es un novedoso simulador, que facilita el proceso de aprendizaje de cdigo ensamblador, segmentacin, control, y diseo de la ruta de datos. Sin embargo, su mayor ventaja

es la accesibilidad inmediata para los estudiantes, sin ningn tipo de instalacin previa, y la posibilidad de monitorizar su actividad a travs de la web. Creado por Irina Branovic, Roberto Giorgi, Enrico Martinelli (Universdad de Siena, Italia). SPIM: A MIPS32 Simulator

SPIM es un simulador autocontenido que puede ejecutar programas escritos en cdigo ensamblador de MIPS32, aunque no ejecuta cdigo binario. Tambin proporciona un depurador sencillo y un conjunto mnimo de servicios del sistema operativo. Su autor es James Larus, investigador senior de Microsoft (antiguamente Profesor del departamento de Informtica en la Universidad de Wisconsin-Madison). MIPSim

Se trata de un simulador segmentado para el microprocesador MIPS. Este microprocesador es modelado a nivel de organizacin, y posee unidades funcionales visibles, tales como archivos de registros, registros de segmentacin, ALU, multiplexores, flujo de control y de datos, etc. Formulacin del problema La falta de un sistema de enseanza especializado en el tema de pipelining, las pocas herramientas disponibles que no logran cumplir con las necesidades del docente provoca que se pierda de vista el objetivo principal y el concepto del pipelining, ya que los estudiantes se enfocan en la elaboracin del diagrama y no en la velocidad de ejecucin de los programas en diferentes arquitecturas Objetivo Desarrollar un simulador de pipelining que est de acuerdo con los objetivos planteados de la materia y de este tema en especfico, que ayuden a los estudiantes y al docente a hacer el diagrama mucho ms fcil y en corto tiempo