Académique Documents
Professionnel Documents
Culture Documents
Ingeniera Tcnica Industrial. Electrnica Industrial. Pedro Gonzlez Ballester. Francisco Jos Ortiz Zaragoza. Pedro Daz Hernndez. Cartagena, 26 de mayo de 2007.
DIRECTORES: D. Francisco Ortiz Zaragoza D. Pedro Daz Hernndez AUTOR: Pedro Gonzlez Ballester CURSO 2006-2007
NDICE
Desarrollo de maquetas para prcticas de electrnica 2 Placa de rectificador de diodos ............................................................ 22 2.1 2.2 Descripcin ................................................................................. 22 Clculo terico ............................................................................ 23 2.2.1 2.2.2 2.2.3 2.2.4 2.2.5 2.2.6 2.2.7 2.2.8 2.2.9 2.2.10 2.2.11 3 3.1 LED indicador de tensin en el secundario.................... 24 Estimacin del rizado...................................................... 24 Rizado con RL = 470 y C = 10F a media onda. ........ 26 Rizado con RL = 470 y C = 10F a onda completa. ... 27 Rizado con RL = 470 y C = 220F a media onda. ...... 28 Rizado con RL = 470 y C = 220F a onda completa. . 29 Rizado con RL = 1K y C = 10F a media onda........... 30 Rizado con RL = 1K y C = 10F a onda completa...... 30 Rizado con RL = 1K y C = 220F a media onda......... 31 Rizado con RL = 1K y C = 220F a onda completa.. 32 Rizado con RL = 10K. ................................................ 32
Placa de estabilizadores........................................................................ 34 Descripcin ................................................................................. 34 3.1.1 Caractersticas zener. ..................................................... 35 3.1.2 Caractersticas L7809CV................................................ 35 3.2 Clculo terico zener................................................................... 35 3.2.1 Clculo con RLoad = 470. ........................................... 36 3.2.2 Clculo con RLoad=1K. .............................................. 37 3.2.3 Clculo con RLoad=10K. ............................................ 38 3.2.4 Nota:................................................................................ 39 3.3 Clculo terico L7809CV ........................................................... 39 3.3.1 Nota. ................................................................................ 39
Placa de transistor como preamplificador.......................................... 40 4.1 4.2 Descripcin ................................................................................. 40 4.1.1 Caractersticas del BC547C. .......................................... 41 Clculo terico ............................................................................ 41 4.2.1 Clculo de polarizacin .................................................. 43 4.2.2 Clculo en alterna........................................................... 46
Placa de transistor en conmutacin..................................................... 48 5.1 Descripcin ................................................................................. 48 5.1.1 Caractersticas sensores. ................................................ 49 5.1.2 Caractersticas BC557C. ................................................ 49 5.2 Clculos tericos ......................................................................... 49 5.2.1 Magntico y de inclinacin ............................................. 49 5.2.2 NTC o LDR...................................................................... 50 5.2.3 Temporizador .................................................................. 52
ndice 6.1.1 Caractersticas TIP31C, TIP32C.................................... 55 6.2 Clculo terico clase A ............................................................... 55 6.2.1 Clculo polarizacin de Q1 ............................................. 56 6.2.2 Clculo Q2 ....................................................................... 58 6.2.3 Clculo en alterna........................................................... 59 6.3 6.4 6.5 7 7.1 7.2 8 8.1 8.2 9 9.1 9.2 Clculo terico Push-Pull............................................................ 60 Clculo terico operacional de audio.......................................... 61 Clculo terico altavoz................................................................ 62 Descripcin ................................................................................. 63 Clculo terico ............................................................................ 63 Descripcin ................................................................................. 65 Clculo terico ............................................................................ 66 Descripcin ................................................................................. 69 Clculo terico ............................................................................ 70
Estabilizacin......................................................................................... 80
Pre-Amplificador de audio................................................................... 84 Conmutacin ......................................................................................... 87 5.1 5.2 Sensores ...................................................................................... 87 Temporizador .............................................................................. 87 Clase A ........................................................................................ 89 Clase B, push-pull ....................................................................... 90 Amplificador integrado ............................................................... 92
7 8 9
Trazado de Pistas ................................................................................ 110 Vistas para imprimir .......................................................................... 111 Creacin de componentes................................................................... 112
ndice
CAPTULO 1
Introduccin
1 Objetivos
El objetivo del presente Proyecto Fin de Carrera es el desarrollo de maquetas de prcticas de laboratorio, para las asignaturas de Electrnica Analgica, Electrnica General y Tecnologa Electrnica de la Universidad Politcnica de Cartagena. Las maquetas consistirn en unas placas individualizadas con cada uno de los circuitos necesarios para las prcticas, contando con espadines para que los alumnos puedan realizar los montajes rpidamente utilizando cables con hembrillas. Este desarrollo tiene la finalidad de favorecer el aprovechamiento del tiempo de las prcticas, reduciendo el tiempo perdido en engorrosos montajes sobre protoboard. Tambin servir para ayudar al alumno en la comprensin del circuito. El tiempo ganado en el montaje se invierte en la realizacin de tareas prcticas que completan el entendimiento del ejercicio adems de dar al alumno la posibilidad de continuar con prcticas ms elaboradas. Las placas para las prcticas deben de ser: claras de entender, de rpido conexionado, distintas posibilidades de conexionado, posibilidad de conexionado entre placas. En ste tambin se expondrn los clculos tericos, y las simulaciones pertinentes.
Captulo 1
Introduccin
El contenido de los captulos siguientes es: Captulo 2, Proceso de diseo; explicacin y seguimiento de las fases de elaboracin de las placas. Captulo 3, Clculos Tericos; donde se analizan tericamente las placas creadas. 7
Desarrollo de maquetas para prcticas de electrnica Captulo 4, Simulacin; aqu se ve el resultado de la simulacin de los esquemas de las placas. Captulo 5, Conclusiones; conclusiones del proyecto.
4 Contenidos del CD
El contenido del CD adjunto viene estructurado en las siguientes carpetas.
Archivos o Placas PCB En formato Orcad-Layout. o COMPONENTES Distintos formatos como pdf sobre los componentes usados. o Orcad Esquemticos en Orcad. o Orcad anterior Esquemticos en Orcad no llevados a cabo. o EWB Esquemticos no llevados a cabo. o Multisim Esquemticos en Multisim para simulacin. o Excel Clculos llevados a cabo en Excel, y grficas para la redaccin. o Libreras Libreras de Orcad. 8
CAPTULO 2
Proceso de diseo
1 Software utilizado
La simulacin se realiza inicialmente en Pspice, aunque se termina realizando en Multisim 2001 y quedan descritas todas las placas finales en Multisim. Los esquemticos de Orcad se utilizan como base para crear esquemticos e insertarlos en la redaccin. La creacin de los PCB para la construccin de las placas se realiza con el Layout de Orcad. Resumen de software utilizado: Orcad 9; Pspice. Orcad 9; Layout. Multisim 2001. Microsoft Office 2003.
10
Captulo 2
Proceso de diseo
Siendo las placas finales nueve: una de rel, dos de fuente de alimentacin lineal con estabilizacin, tres de transistores, y tres de operacionales. Los clculos de las placas finales estn en los sucesivos captulos, en ste se ver el desarrollo previo a la obtencin de estas placas finales y solo aquellos casos que resultan de utilidad para el estudio de las placas finales.
1.
12
Captulo 2
Proceso de diseo
En una posterior reforma de los prototipos, stos ya quedan casi como definitivos modificando pequeas cosas y perfilando detalles. La realizacin de algunos de estos ltimos prototipos se realiza con placas para ver las pistas y pads que se utilizarn en los definitivos adems de ver que no se quedan pistas finas ni juntas o que halla problemas con posibles taladros con otros componentes. Adems en estos prototipos se realiza la serigrafa que se pega a la placa para estudiar como a de quedar sta.
2.
Amplificador operacional.
13
3.
Placa de rel.
4.
14
Captulo 2
Proceso de diseo
5.
15
6.
7.
16
Captulo 2
Proceso de diseo
8.
17
18
Captulo 2
Proceso de diseo
Como la serigrafa que se ha de realizar es distinta a cualquier modelo que hay en las libreras de Layout, se debe crear una librera propia. Ya que es una fase experimental de los modelos, stos sufren distintas reformas que se van realizando en Layout quedando el esquemtico de Orcad relegado. Adems si la construccin ltima se va a mandar a construir a una empresa es necesario mandarle los archivos de las placas, que en este caso se realizan en Layout y se mandan en formato Gerber. La construccin de un PCB con Orcad-Layout tiene una breve descripcin en el anexo de este captulo. Despus de construir la placa en el ordenador y antes de mandarla a construir se pasan algunas de ellas a una placa real. Con unos medios caseros es posible realizar este paso como se describe en el anexo B.
19
20
CAPTULO 3
Clculos tericos de las placas
1 Placa de rel
1.1 Descripcin
El rel ha sido elegido de 9 voltios, y lo protegemos con un diodo para la descarga de la bobina D1 y otro para proteger este diodo de polarizacin inversa D2. Tambin aadimos un diodo LED para sealizar la presencia de seal. Esta placa excita un aparato elctrico a 220 V ac por lo tanto protegemos de cualquier manipulacin accidental la placa encerrndola en una caja. El conmutador nos hace la funcin de seleccionar la forma de trabajo si normalmente cerrado o normalmente abierto.
1.
Placa de rel.
21
2.
Segn las especificaciones del rel, ste tiene una potencia de 0,65W y una tensin de 9 voltios a lo que corresponde una intensidad y resistencia de: V2 V2 92 W 0,65 R= = 124 . Los 124 W = VI I = = 72mA y W = R W 0,65 V 9 calculados corresponden con el valor de 120 medido con el polmetro.
22
Captulo 3
Clculos tericos
3.
Placa de diodos.
4.
5.
23
1 mtodo:
La ecuacin de descarga del condensador cargado a la tensin de pico en funcin del tiempo es:
t
VC = VP e RC
Y el rizado ser:
VRIZ = VP VC (T ) Donde VC corresponde al valor de la ecuacin de descarga en el tiempo de un ciclo o tiempo en el que se interrumpe la descarga. Este mtodo no es exacto como se ve en la figura siguiente pero es aproximado y orientativo.
24
Captulo 3
Clculos tericos
6.
Grfica del rizado, con mtodo aproximado. Se representan dos rizados diferentes.
VP es la tensin de pico. VD es la tensin rectificada sin filtrar. VC es la tensin del condensador segn los clculos que son aproximados. Hay dos tensiones de VC para observar como en rizados grandes el error es apreciable. Para realizar clculos ms precisos debera de usarse una matemtica ms compleja, porque grficamente se ve que cuando VC, tensin del condensador, es inferior a VD, tensin rectificada, el condensador se estar cargando en lugar de continuar descargndose y prevalecer la tensin VD en lugar de VC. Tambin se observa grficamente que el rizado calculado es algo mayor que el real, que har que los resultados observados sean mejores que los calculados. 2 mtodo:
Otra forma de calcular el rizado, ms sencilla y tambin aproximada, es por medio de la ecuacin siguiente:
I t = C V V =
I LOAD Cf
Esta ecuacin se explica observando la grfica siguiente, donde se ve que por semejanza entre los tringulos ABC ADE resulta:
V t V VP I = V = P = t RC R C Cf
25
7.
2 mtodo aproximado.
VP y corresponde con la RC
t
pendiente de la ecuacin de descarga, antes formulada ( VC = VP e RC ), en el instante inicial de la descarga. As si se deriva la ecuacin de descarga y se sustituye t por 0, se obtiene: V 1 RC t =0 = VP = P e VC VC RC RC Comparando este mtodo con el anterior resulta que este ltimo da un rizado mayor, y por tanto se est cometiendo un error mayor. Ambos mtodos se aproximan ms al real conforme el rizado es menor. Otro error que se comete en ambos mtodos es que el tiempo tomado se sustituye por el periodo de la seal de entrada en lugar del tiempo que permanece descargndose.
t
8.
26
Captulo 3
t RC 0 , 02 4700 , 00001
Clculos tericos
VC = VP e
= 12e
0,17
9.
VRIZ = VP VC = 12 0,17 11,8 Es obvio viendo la grfica que el condensador se descarga casi por completo aunque sta sea una aproximacin. 2 mtodo: Con el 2 mtodo se obtiene:
VRIZ =
Se observa que este clculo da un resultado imposible ya que el rizado no podr ser mayor que la tensin de pico VP.
VC = VP e
= 11,3e
1,34
27
VRIZ =
Se observa, al igual que en el apartado anterior, que este clculo da un resultado imposible.
= 12e
9,89
28
Captulo 3 2 mtodo:
Clculos tericos
VRIZ =
Se observa que este clculo da un resultado algo mayor que el obtenido por el primer mtodo. Pero en ambos casos se acepta el valor de rizado como una buena aproximacin al rizado real.
VC = VP e
= 11,3e
10,2
VRIZ =
Este clculo da un resultado igual al obtenido en el primer mtodo. Lo que demuestra que los dos mtodos se aproximan al real en rizados pequeos.
29
VRIZ =
30
Captulo 3
Clculos tericos
VRIZ =
VRIZ = VP VC = 12 11 1
31
2 mtodo:
VRIZ =
2.2.10
10ms
VRIZ =
2.2.11
Omitiremos las grficas para estos clculos ya que son similares y valores bajos de rizado. RL = 470; C = 10F; VP = 12V; y t a 50Hz o media onda: t = 20ms. VC = VP e
t RC
= 12e
0 , 02 100000 , 00001
9,83
32
Captulo 3
Clculos tericos
o 2 mtodo: VRIZ =
= 11,3e
0 , 01 100000 , 00001
10,2
o 2 mtodo: VRIZ =
= 12e
0 , 02 100000 , 00022
11,9
o 2 mtodo: VRIZ =
o 2 mtodo: VRIZ =
33
3 Placa de estabilizadores
3.1 Descripcin
En esta placa hay dos circuitos independientes y ambos tienen la placa N 2 de rectificador de diodos como etapa previa. En el circuito A el estabilizador es un zener, donde hay que poner una resistencia limitadora de zener que puede ser 120 o 220 que previamente se han calculado para no quemar el zener, y resistencias de carga que son de idntico valor que para el rectificador de diodos para comparar resultados en el rizado con las mismas cargas 470, 1K, 10K. En el circuito B el estabilizador es un circuito integrado, que no necesita resistencia limitadora, solamente hay que poner los condensadores que nos indica el fabricante cerca del integrado para evitar oscilaciones, y un diodo de proteccin para evitar corrientes inversas. Las cargas son las mismas.
34
Captulo 3
Clculos tericos
I Lim _ 120 = y
I Lim _ 220 =
Estando ambas intensidades en los lmites de corriente del zener y pudindose variar una por otra para adaptarse a las circunstancias de carga y dems.
18. Esquema completo del circuito zener, conectadas las dos placas.
Este valor negativo indica que esta frmula no este bien, ya que pasara ms corriente por la resistencia de carga que por la limitadora. La corriente no es suficiente para hacer trabajar al zener correctamente. Lo que ocurrir es que habr una tensin a la salida inferior a 9,1V. La tensin corresponder al divisor de tensin que asemejaran las dos resistencias sin el zener. Si variamos el valor de C no mejoramos la corriente. Y si subimos el valor de RLim a 220 disminuimos la corriente, o sea que tampoco nos funcionara.
36
Captulo 3
Clculos tericos
Corriente que es suficiente para que el zener trabaje correctamente. Ahora la salida ser la que hay en el apartado anterior del rectificador y filtrado para el mismo valor de condensador y resistencia de carga pero recortada a la tensin de zener.
En los casos donde la tensin de salida alcanza valores inferiores a la tensin zener, ste no regula. No se calcular el rizado porque matemticamente resulta complejo y poco interesante. Si es interesante conocer si el rizado es por la regulacin zener, o como en este caso porque la salida no supera la tensin zener.
37
Aqu se ve como el condensador de 220F no llega a descargarse por debajo de la tensin de zener, con lo que el rizado en este caso es el que halla por la resistencia de zener. Segn las caractersticas RZener=10, y como la intensidad es I=8,9mA el rizado mximo ser VRIZ = I R ZENER = 8,9mA 10 = 89mV . En estos casos la descarga del condensador no ha tenido en cuenta la resistencia limitadora ni el efecto del zener en la descarga. Pero no es interesante realizar ms clculos que no aseguran un resultado real. RLim=220. Para la resistencia de RLim=220; I Zener = I Lim _ 220 VZener 9,1V = 10mA = 0,9mA 1K R Load
Corriente que no es suficiente para que el zener trabaje bien y ocurrir igual que cuando tena una RLoad de 470, que la salida ser inferior a 9,1 voltios.
Como vara tampoco con carga que sin carga el zener trabaja bien y la salida es de 9,1 voltios. Con RLim=220; I Zener = I Lim _ 220 VZener 9,1V = 10mA 9mA 10K R Load 38
Clculos tericos
3.2.4 Nota:
Hay que tener en cuenta que se ha tomado la tensin del transformador como de 9 voltios eficaces. En la prctica esta tensin variar y los datos aqu obtenidos tambin.
VRIZOUT = VRIZ IN 10
dB 20
= 1,1 10
55 20
2mV
Donde comparando con los 89mV de rizado que haba con el zener se ve la mejor estabilizacin adems de una mayor potencia de salida que se podr constatar al conectar las cargas. Como puede dar unos 500mA podr con una carga de V 9V R Load = OUT = 18 , suficiente para las cargas que hay en la placa. Solo hay I MAX 500mA que tener en cuenta la capacidad del condensador para que no se descargue por debajo de los 11 voltios, caso que ocurre con el condensador de 10F.
22. Esquema completo del L7809 con las dos placas conectadas.
3.3.1 Nota.
El circuito del 7809 no est diseado con margen, habra que subir la tensin del condensador, o poner una gran capacidad dependiendo de la carga. ste est pensado a 9 voltios para comparar resultados con el zener, pero la tensin en la entrada no es muy elevada. En la realidad el transformador utilizado tiene ms de 9 voltios, casi unos 11 voltios eficaces, por lo que los resultados variarn bastante, no obstante para el 7809 una subida de tensin mejorar su margen de trabajo y para el zener habra que tener precaucin de que no se pase su corriente mxima.
39
40
Captulo 3
Clculos tericos
41
Con las resistencias de colector y emisor, R1 y R2, y despreciando en lo siguiente la corriente de base, se puede calcular la intensidad mxima cuando el transistor est en V VSAT 12 0,2 saturacin I = CC = 49mA , y se comprueba que esta intensidad no R1 + R 2 220 + 22 pase de la mxima del transistor, 100mA. La potencia mxima que disipa el transistor corresponde cuando el transistor y las resistencias tienen la misma cada de potencial con la misma intensidad, esto es 6 voltios; y con 6 voltios pasa por las resistencias una corriente de VCC 6 2 = I= 25mA , que resulta una potencia de R 1 + R 2 220 + 22 P = I V = 25mA 6V = 150mW que segn las caractersticas no supera la mxima del transistor de 0,5W.
De hecho con estas resistencias el margen de tensin por corriente es de VMAX = I MAX (R 1 + R 2 ) + VSAT = 100mA (220 + 22 ) + 0,2V 24,4V y por potencia VMAX PMAX V 2 =I= VMAX = 2 PMAX (R 1 + R 2 ) = 2 0,5 (220 + 22 ) 15,6V ; VMAX R1 + R 2 por lo que no debe sobrepasarse el valor ms desfavorable que es de 15,6 voltios. Fijadas las resistencias de colector y emisor se ha establecido la recta de carga del transistor y sobre sta se deber colocar el transistor en un punto medio para que la amplificacin pueda ser mxima con la menor distorsin.
42
Captulo 3
Clculos tericos
La tensin Thevenin es la diferencia de potencial que habra en los extremos de la rama a sustituir si se abre el circuito en dichos extremos. Es decir la tensin Thevenin es el potencial medido en la siguiente figura:
43
VTH = VCC
La resistencia Thevenin es aquella que es medida en los extremos de la rama del circuito a sustituir. Las fuentes de tensin se sustituyen por circuitos cerrados, y las de intensidad por circuitos abiertos. As queda el circuito siguiente, donde se calcula la resistencia equivalente.
R TH = R 3 || R 4 =
Una vez establecida la tensin y resistencia Thevenin se sustituye en el circuito y con clculos simples se resuelve la corriente de base.
44
Captulo 3
Clculos tericos
De esta ecuacin solo hay que despejar IB y dar valores para entre 420 y 800 que son los que da el fabricante en la hoja de caractersticas. VTH VBE = I B [R 2 ( + 1) + R TH ] I B = Para min se tiene: VTH VBE R 2 ( + 1) + R TH
=420; Intensidad de base: IB = VTH VBE 1,29 0,7 = 57A R 2 ( + 1) + R TH 22(420 + 1) + 1070
Con la intensidad de base se calcula la intensidad de colector que es I C = I B = 57 420 24mA ; y con esta intensidad se calcula la tensin en el colector que es VC = VCC R 1 I C = 12 220 24m 6,7 V ; tambin se calcula la tensin en el emisor que es VE = R 2 (I C + I B ) = 22 (24m + 57 ) 0,53V Finalmente la tensin entre colector y emisor en el transistor es de: VCE = VC VE = 6,7 0,53 6,2V Para max se tiene una beta de 800: IB = VTH VBE 1,29 0,7 = 32A R 2 ( + 1) + R TH 22(800 + 1) + 1070
La corriente de colector es I C = I B = 32 800 26mA ; muy parecida al resultado con la mnima. Observando el esquema anterior, se establece la ecuacin de la malla grande y queda una ecuacin donde solo hay que despejar VCE: 45
Desarrollo de maquetas para prcticas de electrnica VCC = R 1 I B + VCE + R 2 I B ( + 1) VCE = VCC R 1 I B R 2 I B ( + 1) VCE = 12 220 32 800 22 32 801 5,8V Se puede observar la poca diferencia que hay en la tensin de colector-emisor entre la beta mnima y la mxima. Esta estabilidad en la que el diseo no se ve influenciado en exceso por la beta corresponde con un valor alto de R2. Si el valor de R2 es aumentado se estabiliza el circuito pero se pierde ganancia en alterna. Esto se resuelve colocando un condensador en paralelo con R2. Si el clculo se realizara desde el punto de vista del diseador habra que determinar primero la corriente de colector en el punto de polarizacin deseado. Tambin se determina la resistencia de colector y de emisor en funcin de la recta de carga deseada y la ganancia de tensin buscada. Una vez determinados R1 y R2 se puede calcular la tensin en la base y si sta no influye mucho con la beta del transistor se puede determinar R3 y R4 fcilmente como si fuesen un divisor de tensin. Por ejemplo en este circuito polarizado en el punto medio la corriente de emisor es ms o menos de 25mA, y provoca en R2 una tensin de VE = I E R 2 = 25mA 22 = 0,55V , y con esta resistencia de emisor la corriente de polarizacin es calculada sin influir demasiado la beta. Si hay 0,55V en el emisor habr VB = VE + VBE = 0,55 + 0,7 = 1,25V en la base. As se puede colocar R3 y R4 como un divisor de tensin por donde pase una corriente bastante mayor que la que se necesitara para excitar al transistor y que tenga una tensin en la base de 1,25V.
Esta ganancia es pequea para preamplificar. Con condensador en paralelo con R2.
46
Captulo 3
Clculos tericos ZC R (R + Z C3 ) R1 = = 1 2 Z E R 2 || Z C3 R 2 Z C3 R R = 1 i + 1 X C3 R2 G=
La G=
ganancia
es
R 1 (R 2 + iX C3 ) R iX C3 R R = 1 2 + 1 R 2 iX C3 R 2 iX C3 R 2 iX C3
2 2
R R G = 1 X + 1 R , pero esta ganancia en frecuencias altas ser ms alta C3 2 que la beta del propio transistor, con lo que no es cierto el clculo para frecuencias altas. Sin embargo si se supone que la ganancia mxima es la beta del transistor y sta es de 420 y se representa la ecuacin se obtiene una grfica como la siguiente.
Con lo que se puede concluir que al poner un condensador la ganancia del circuito es la beta del transistor pero con prdida de las frecuencias bajas a las que la impedancia en el condensador no sea suficientemente baja. Este punto de corte depende de la beta del transistor que va desde 420 a 800 con lo que solo se puede estimar su valor, observndose que a mayor ganancia o beta tambin ser mayor la frecuencia de corte y viceversa. Con la grfica se puede estimar que la frecuencia de corte puede estar entre 100 y 300 hercios.
47
48
Captulo 3
Clculos tericos
49
Desarrollo de maquetas para prcticas de electrnica Para los sensores reed y de inclinacin de mercurio solo hay que calcular la corriente. La corriente mxima de colector es de 100mA y la beta ms desfavorable es de 420, con lo que hay una corriente de base en saturacin de I C _ MAX 100mA I B _ SAT = = 238A , es decir que con esta corriente de base se 420 garantiza la saturacin. Con una resistencia de 1K y 9 voltios se tiene V VBE 9 0,7 I B = CC = = 8,3mA , que es suficiente para saturar al transistor en R 1K cualquier caso. Como se ve en el esquema se han conectado los dos sensores a la vez, esto no afecta al funcionamiento si bien hace la funcin lgica de una puerta OR o sea que pasar a saturacin cuando se conecte cualquiera de los dos sensores. La corriente en el caso de estar pasando por los dos sensores ser el doble de la calculada es decir 16,6mA.
Calculando el equivalente Thevenin de la NTC y el potencimetro de ajuste se tiene un circuito con una tensin Thevenin en funcin del valor de la NTC y del potencimetro. Cuando esta tensin equivalente sea inferior a la tensin de alimentacin VCC menos la cada de potencial de emisor-base VEB, el transistor tendr una corriente de base y empezar a conducir pasando a la zona activa.
50
Captulo 3
Clculos tericos
VTH = VCC
R TH = R NTC || R POT =
Si se resuelven las ecuaciones anteriores con valores aproximados para la NTC a dos temperaturas y el potencimetro ajustado, se puede ver si el circuito es capaz de pasar de corte a saturacin. RNTC_25=22K, RNTC_20= promedio entre 25=22K y 0=70K (segn caractersticas de NTC, puede variar entre unos tipos y otros), y el potencimetro a un valor intermedio para que no conduzca el transistor a 20 y s a 25. Estos valores se justifican ya que 5 es un incremento de temperatura posible de realizar mediante medios corporales o rpidos de realizar en el laboratorio. A una temperatura de 20 C la NTC tiene una resistencia promedio entre 2570K 22K X 22K X 22K y 0-70K, o sea de = X 32K . RNTC=32K. 0 25 20 25
Se ajusta el potencimetro para que a 20 est el transistor en corte. O sea que a 20 la tensin Thevenin sea VTH = VCC VEB = 12 0,7 = 11,3V . Sustituyendo estos valores y despejando RPOT en la anterior frmula se tiene:
VTH = VCC R NTC R R POT = VCC NTC R NTC R POT + R NTC VTH
Se comprueba que el valor obtenido de RPOT puede ajustarse con el potencimetro de 4K7. R POT = 12 32K 32K 2K 11,3
Este valor se sita en la zona intermedia del potencimetro lo que permite un margen muy amplio para ajustar en casos de distintas NTC.
51
Desarrollo de maquetas para prcticas de electrnica Con este valor del potencimetro se calcula la corriente de base del transistor a la temperatura de 25 y se puede contrastar con el resultado a la temperatura de 20 donde se supone que el transistor est en corte. VTH = VCC R NTC 12 22K = 11V R POT + R NTC 2K + 22K
R TH = R NTC || R POT =
Con estos datos se resuelve la corriente de base en el caso de 25. VCC = VEB + I B R TH + VTH I B = VCC VEB VTH 12 0,7 11 = 170A R TH 1K8
Si el transistor tuviera una beta mnima de 420 pasara una corriente de 71mA. Lo que indica que no se asegura la saturacin si se demandase 100mA pero para todos los casos donde no se sobrepasa la corriente de 71mA se estara en saturacin. La conclusin es que con la mano o con poco aporte de calor se puede hacer pasar al transistor de corte a saturacin. Con la LDR es semejante, solo hay que ajustar el potencimetro a la luz que se precise para que est en saturacin y poner el dedo encima para pasar a corte. La LDR es un sensor en el que resulta ms fcil hacer variar su valor entre unos pocos cientos de ohmios a unos Megaohmios con lo que el paso de corte a saturacin resulta ms sencillo.
5.2.3 Temporizador
Tambin se puede conectar la entrada con el temporizador y queda un circuito temporizador como el siguiente.
52
Captulo 3
Clculos tericos
Aqu se ha aadido una resistencia para evitar, debido a la gran ganancia del transistor, que las corrientes de fuga del condensador hagan al transistor tener alguna corriente de base. Esta resistencia tendr una cada de tensin de 0,7 voltios y pasar VBE 0,7 una corriente de I100 K = = = 7A , que es suficiente para contrarrestar R SIN _ RUIDO 100K la corriente de fuga del condensador, sin embargo este valor de resistencia solo es calculado experimentalmente o seleccionando condensadores. Se despreciar la influencia de esta resistencia en los clculos ya que tambin se considera que el condensador es ideal sin resistencias de fuga. El circuito temporizador funciona cuando se pulsa el pulsador y ste descarga al condensador, despus el pulsador es soltado y esto inicia la carga del condensador. Como la tensin en la base del transistor es fija la resistencia de 100K no interviene en el tiempo de carga. El transistor dejar de conducir cuando no circule la suficiente corriente por la base y esta corriente vara por la resistencia de 100K y por la corriente demandada por la carga. La ecuacin de carga del condensador es como sigue: VC = VB 1 e
t
RC
VB VB I R I R t = R C ln t = R C ln V VB V B B Donde I es la intensidad que circula por la base y con esta intensidad se calcular la intensidad de colector que puede aportar el transistor y contrastando con la carga aplicada estudiar el estado de conduccin del transistor. As si se supone el peor caso para la beta del transistor que sera 420, y la carga del LED con su resistencia; para que estuviera el transistor en saturacin debera haber V VSAT VLED 9 0,2 2 una corriente de colector de I C = CC = = 6,8mA . Con la beta R LED 1000 6,8mA I de 420 la intensidad de base es I B = C = 16A , y sustituyendo la 420 intensidad en la anterior ecuacin del tiempo se obtiene el tiempo que tarda el transistor de pasar de saturacin a la zona activa: 16 10K t = R C ln 8,7seg. I R V = 10K 220 ln B 9 0,7
53
Desarrollo de maquetas para prcticas de electrnica A este tiempo hay que aadir el tiempo que permanece el LED encendido durante el trnsito desde la zona activa a la zona de corte. Si el LED permaneciese 1mA I encendido con 1mA se sustituira IB por I B = C = 2,4A , y el tiempo total 420 sera el correspondiente a la ecuacin: 2,4 10K t = R C ln 13seg. I R V = 10K 220 ln B 9 0,7 Tambin hay que tener en cuenta que cada transistor tendr una beta distinta y que aqu se ha calculado con la beta mnima lo que equivale a que con una beta mayor ser necesario una corriente de base menor y consecuentemente el tiempo ser mayor.
54
Captulo 3
Clculos tericos
55
En su punto medio habr 4,5 voltios en la resistencia y con esta tensin pasar 4,5V I= 550mA , que disipar una potencia de una corriente de 8,2 P = VCC I = 4,5V 0,55A 2,5W en la resistencia y lo mismo en el transistor. Esta es la potencia mxima que disipar el transistor ya que su impedancia es igual a la de la resistencia, en cambio la potencia mxima de la resistencia corresponde con la saturacin del transistor. En reposo el circuito consume P = PR 3 + PQ 2 = 2,5 + 2,5 = 5W , lo que hace que halla que poner disipador trmico al transistor y escoger una resistencia de mayor potencia. La potencia mxima de la resistencia es (VCC VCE _ SAT )2 (9 0,2)2 PR 5 = = 9,44 W R5 8,2 Este transistor Q2 est trabajando como colector comn lo que hace que amplifique solo en corriente y por lo tanto acta como seguidor de tensin pero amplificando en potencia. La etapa previa debe de adaptar las impedancias o potencias ya que el transistor de potencia tambin necesita cierta potencia de excitacin en la base. Si se observa la placa 4, y se ve la resistencia de colector 220 se puede decir que sta es la impedancia de salida de la placa 4, y este circuito tiene una impedancia de salida 27K 10K 7,3K . Esta aproximada de R1 y R2 en paralelo Z IN = R 1 || R 2 = 27K + 10K impedancia de entrada es suficientemente elevada para no influir en la salida de la placa previa.
56
Captulo 3
Clculos tericos
Resolviendo VTH1 y RTH1: VTH1 = VCC R TH1 R2 10K =9 2,43V R1 + R 2 27 K + 10K R R 27 K 10K = R 1 || R 2 = 1 2 = 7,3K R 1 + R 2 27 K + 10K
Para resolver VTH2 y RTH2 hay que sustituir R3 por R32. El valor mnimo para la beta del transistor TIP31C es 25, con lo que se dar este valor a la beta y otro valor de 100 que es frecuente que aparezca en un transistor. Para =25: VTH 2 = VCC R TH 2 Para =100: VTH 2 = VCC R TH 2 VCC VBE 9 0,7 R4 = 9 100 8,1V R4 + R3 100 + 8,2 100 R R4 8,2 100 100 = R 3 || R 4 = 3 = 89,1 R 3 + R 4 8,2 100 + 100 VCC VBE 9 0,7 R4 = 9 100 6,28V R4 + R3 100 + 8,2 25 R R4 8,2 25 100 = R 3 || R 4 = 3 = 67,2 R 3 + R 4 8,2 25 + 100
Con el circuito simplificado ya sea con una beta de 25 o de 100 se calculan los datos significativos del circuito. La beta del transistor BC547C se elige para el peor de los casos, es decir 420. VTH1 As la corriente de base se resuelve despejando de la ecuacin de la malla = I B1 R TH1 + VBE + I B1 ( + 1) R 5 , y resulta:
57
Desarrollo de maquetas para prcticas de electrnica VTH1 VBE 2,43 0,7 = 63,9A R TH1 + ( + 1) R 5 7,3K + (420 + 1) 47
I B1 =
La corriente de colector de Q1 es: I C1 = I B1 = 420 63,9 26,8mA La tensin de colector-emisor de Q1 se resuelve despejando la ecuacin de la segunda malla. VTH 2 = I C1 R TH 2 + VCE + (I C1 + I B1 ) R 5 , y despejando se tiene: VCE = VTH 2 I C1 R TH 2 (I C1 + I B1 ) R 5 Para 2=25: VCE = 6,28 26,8m 67,2 (26,8m + 63,9 ) 47 3,22V Para 2=100: VCE = 8,1 26,8m 89,1 (26,8m + 63,9 ) 47 4,45V
6.2.2 Clculo Q2
Habiendo calculado el amplificador previo se pasa a calcular la corriente que pasa por Q2, transistor de potencia. es La tensin en el emisor de Q1 VE1 = I B1 ( + 1) R 5 = 63,9 (420 + 1) 47 1,26V que sumado al valor de VCE se obtiene la tensin de colector. Y esta tensin de colector menos la tensin de baseemisor se obtiene la tensin en el emisor de Q2. Esta tensin permite calcular la corriente del transistor. VE 2 = VC1 VBE 2 = VE1 + VCE1 VBE 2 La intensidad de emisor de Q2 es la tensin de emisor partido la resistencia de V emisor. I E 2 = E 2 R3 Para 2=25: VE 2 = VE1 + VCE1 VBE 2 1,26 + 3,22 0,7 3,36V I E2 = Para 2=100: VE 2 = VE1 + VCE1 VBE 2 1,26 + 4,45 0,7 5,01V I E2 = VE 2 5,01 = 611mA R3 8,2 VE 2 3,36 = 410mA R3 8,2
58
Captulo 3
Clculos tericos
La potencia en este caso resulta interesante calcularla. Siendo sta la intensidad multiplicada por la tensin. Conocida la tensin e intensidad de emisor se calcula la potencia en la resistencia de 8,2 y en el transistor. Potencia disipada en el transistor: PQ 2 = (VCC VE 2 ) I E 2 Potencia disipada en la resistencia: PR 3 = VE 2 I E 2 Para 2=25:
59
G Q1 = Para 2=100: G Q1 =
R C R TH 2 89,1 = = 1,9 RE R5 47
Existe una prdida de seal cuando se conecta la carga del altavoz ya que la impedancia de salida es alta en comparacin con la carga. As se tendra que la carga queda en paralelo con la resistencia Thevenin. Suponiendo que la carga del altavoz es de 8 se tiene: G Q1 = Para 2=25: G Q1 = Para 2=100: G Q1 = R TH 2 || (R LOAD ) 89,1 8 100 = 1,71 R5 47 (89,1 + 8 100 ) R TH 2 || (R LOAD ) 67,2 8 25 = 1,07 R5 47 (67,2 + 8 25) R TH 2 || (R LOAD ) R TH 2 R LOAD = R5 R 5 (R TH 2 + R LOAD )
60
Captulo 3
Clculos tericos
La corriente por R1 y R2 es la misma ya que el circuito est equilibrado y la tensin entre los dos diodos es cero. La intensidad vale V VD 12 0,7 I R1 = CC = 1,1mA , y una parte de esta intensidad es la que circular R1 10K por la base del transistor. Esta intensidad de base depender mucho ms de caractersticas de cada componente que de clculos previos. Para seal alterna el punto entre los dos diodos vara de tensin aumentando la corriente en una rama y disminuyendo la corriente en la otra rama. Si no existiesen los diodos la carga del altavoz se vera reflejada en la entrada como una adaptacin de impedancia, o sea Z IN = R LOAD . Sin embargo los diodos causan que la mxima que podr pasar por la base del transistor sea la que pasa por la resistencia de polarizacin, ya que por el diodo no circular corriente en sentido inverso. Con una beta de 25 la corriente de colector mxima es I C _ MAX = I B _ MAX = 1,1m 25 28mA dando una potencia mxima de
PMAX = I 2 R LOAD = (28m ) 8 6,3mW . Con una beta ms comn como 100 la
2
corriente
es
la
potencia
es
PMAX = I 2 R LOAD = (110m ) 8 0,1W . Se observa que este diseo requiere ajustes segn las caractersticas de cada componente. En esta prctica se limita bastante la potencia para que no existan problemas con distintos componentes, pero en la realidad todo queda a un ajuste final.
61
Segn la hoja de caractersticas hay que poner R 4 = 20 R 2 = 20 2,2 44 , 1 1 y C5 = = 40nF . Redondeando los valores el fabricante 2 B R 1 2 18000 220 dice que ocurre lo siguiente; si se redondea hacia arriba el valor del condensador disminuye el ancho de banda, y si se redondea hacia abajo aumenta el ancho de banda; si se aumenta R4 disminuye la atenuacin a frecuencias altas, y si se disminuye puede oscilar.
62
Captulo 3
Clculos tericos
La placa permite colocar sobre el diseo de un amplificador sumador inversor distintos valores de resistencia, adems de potencimetros para variar la ganancia de cada rama. Tambin existe la posibilidad de conectar aparatos de reproduccin musical en las entradas con jack, y realizar una suma con ambas.
63
Desarrollo de maquetas para prcticas de electrnica R3 puede tomar los valores de 1K, 10K, y 100K, ya que son los tres valores de resistencias fijas que hay en la placa.
La entrada positiva del operacional est conectada a masa a travs de una resistencia, est resistencia tendra un valor ptimo cuando fuese igual a la resistencia equivalente en la entrada negativa, pero en este caso la resistencia equivalente en la entrada negativa vara segn que resistencias se conecten y no se puede optimizar la resistencia. Con lo que el valor de 10K es un valor promedio y no debe de influir en los resultados. La entrada positiva del operacional tiene 0 voltios. La entrada negativa est conectada con la salida, con lo que supone realimentacin negativa. Y cuando la entrada negativa sea mayor que 0 voltios (entrada positiva = 0) la salida es VOUT = A V (V+ V ) = (0 ( ) ) = con lo que la salida es negativa y har disminuir la entrada negativa hacia cero voltios. A la vez si la entrada negativa es inferior a 0 voltios VOUT = A V (V+ V ) = (0 ( ) ) = con lo que la salida es positiva y elevar la entrada negativa hacia cero voltios. Esto quiere decir que la realimentacin negativa equilibra las entradas para que estas se igualen tanto ms cuanto ms alta sea la ganancia del operacional. As en la entrada negativa hay 0 voltios y la corriente que circula por R1 es la misma que circula por R3 ya que la impedancia de entrada del operacional es muy alta. V V V VOUT V V V R Y se obtiene I = IN I = IN = OUT G = OUT = 3 . = R1 R3 R1 R3 VIN R1 Con lo que con los tres valores de R3 se obtienen las siguientes ganancias: G= R3 R 1K 10K = = 1 ; G = 3 = = 10 ; R1 1K R1 1K R 100K G= 3 = = 100 R1 1K
Con el circuito sumador solo hay que aadir en la otra entrada una seal y poner las resistencias o potencimetros para obtener una suma de seales.
64
Captulo 3
Clculos tericos
8 Placa de comparador
8.1 Descripcin
amplificador
operacional
como
La alimentacin es exactamente igual que la placa anterior. Tambin hay un diodo LED a la salida del operacional que nos permite ver rpidamente si la salida est en saturacin positiva si est encendido o en saturacin negativa si est apagado. Las posibles conexiones son en la entrada negativa conectar la NTC o la LDR. El potencimetro ajustar el nivel de seal en la entrada positiva que establecer el umbral en entrada negativa que produce la inversin en la salida. Tambin se puede conectar a la entrada un temporizador como el ya estudiado en la placa 5 pero con la diferencia de que ste no variar con la carga ni tendr un tiempo prolongado de conmutacin (zona activa del transistor). En este diseo no importa la velocidad del operacional ya que las entradas varan en largos intervalos de tiempo.
65
66
Captulo 3
Clculos tericos
La NTC tiene 22K a 25C y est puesta en serie con una resistencia de 22K con lo que la tensin en el punto medio ser 0 voltios. El potencimetro se puede ajustar por la mitad y al variar la NTC vara el estado de la salida. Al no haber realimentacin la salida en lazo abierto es VOUT = A V (V+ V ) 10 5 (100V ) = 10V y con estos valores estimados se ve que con poca diferencia de tensin en las entradas el operacional estar en saturacin. As cuando la temperatura sea mayor que la ajustada con el potencimetro, la NTC habr disminuido haciendo que la tensin en la entrada negativa disminuya y la tensin a la salida pase a un valor positivo encendiendo el LED. Concluyendo: el LED se enciende cuando se sobrepase la temperatura ajustada con el potencimetro.
La LDR tiene los mismos clculos y variar de una resistencia pequea cuando haya mucha luz a una resistencia mayor cuando haya poca luz. Por lo tanto con poca luz habr una tensin negativa en la entrada y la salida ser positiva, y viceversa cuando haya mucha luz la LDR ser de poco valor y la tensin en la entrada ser positiva, con lo que la salida ser negativa. Concluyendo: el LED se enciende con poca luz.
67
El temporizador al igual que la placa 5 funciona cuando despus de pulsar el botn se suelta ste y se inicia la carga del condensador. Siendo en el inicio de la carga una tensin inferior en la entrada negativa con respecto a la positiva la salida es positiva y el LED permanece encendido. Cuando la tensin de carga sea superior a la ajustada con el potencimetro la salida ser negativa y el LED se apaga. Con el potencimetro ajustado a la mitad se tiene V+ = 0V . El condensador se carga desde VCC a +VCC con lo que la ecuacin de carga resulta ser: VC = V = (VCC ( VCC )) 1 e
t
RC
V ; CC
RC
= 1
Donde solo hay que sustituir V- por V+, o sea 0 voltios, y se obtiene el tiempo que tarda en apagarse el LED. Se puede considerar la cada en los diodos y estimar V + VCC 1 11,3 1,5seg. VCC=11,3. As t = R C ln = 10K 220 ln 1 2 V 2 11,3 CC
68
Captulo 3
Clculos tericos
Si colocamos el potencimetro para obtener el punto mximo de tensin en la entrada positiva, se obtiene que el tiempo que se tarda en cargar el condensador es el tiempo mximo que se puede ajustar con el potencimetro. Se obtendra la tensin segn el divisor de tensin: V+ = [VCC ( VCC )] R 4 K 7 + R POT 4K 7 + 22K VCC = 2 11,3 11,3 7,9V 4K 7 + 22K + 4K 7 R
V + VCC t = R C ln 1 2 V CC
Igualmente si se calcula el tiempo mnimo que se puede ajustar con el potencimetro el proceso es el mismo y resulta: V+ = 2 VCC Y el tiempo es: R 4K 7 4K 7 VCC = 2 11,3 11,3 7,9V 4K 7 + 22K + 4K 7 R
V + VCC t = R C ln 1 2 V CC
Ntese que aqu no influir la carga ya que el operacional asla al condensador de la carga, y que el operacional pasar de un estado a otro tan rpido como le sea posible sin tener zona intermedia o activa como en el caso del transistor de la placa 5. Con lo que el tiempo aqu calculado debe corresponderse con la realidad mucho ms que los clculos realizados para la placa 5.
69
Desarrollo de maquetas para prcticas de electrnica La rama de la entrada positiva es fija, y con las dos resistencias, R1 y R2, iguales y apoyadas en el punto de masa; con lo que la tensin en la entrada positiva ser la mitad de la de salida, y como el operacional estar en saturacin ser la mitad de 11,3 o 11,3 voltios. En la rama negativa se debe colocar un condensador o una resistencia o potencimetro. Se observa que el condensador est apoyado en la tensin negativa, esto es porque si se apoyar en masa se invertira la tensin del condensador electroltico y causara su destruccin. Colocar el condensador apoyado en la tensin negativa no vara la frecuencia de oscilacin porque el condensador se cargar en el primer ciclo y despus se cargar y descargar segn la salida del operacional.
70
Captulo 3
Clculos tericos
V +
V+ =
VOUT
Y el operacional cambiar de estado cuando la carga del condensador sea igual a V la entrada positiva, o sea VC = V+ = OUT , por lo que sustituyendo se tiene: 2
( )
Con esta ecuacin se ve que el periodo de oscilacin no depende de la tensin solo de R y C. El periodo de oscilacin ser el tiempo de carga ms el tiempo de descarga ya que es un ciclo completo, y como el tiempo de carga y descarga es el mismo el periodo es T = 2 t 71
Desarrollo de maquetas para prcticas de electrnica C puede valer 10F o 220F segn que condensador se conecte, y R ser la suma de la resistencia fija, 4K7, ms la que se ponga en serie que puede ser 10K o el potencimetro de 22K. C=10F, R=P0 potencimetro. + 4K7=4K7;
Mnima
periodo
con
el
T = 2 t = 2 6,5 13s
T = 2 t = 2 1,6 0,32s
T = 2 t = 2 3,6 7,2s
72
Captulo 3
Clculos tericos
73
74
CAPTULO 4
Simulacin de los diseos
1 Rel
En Multisim se simula el circuito de la placa de rel, representado en la figura:
1.
El circuito no requiere ni osciloscopio ni simulacin especial, solamente simularlo como est, y pulsar los interruptores J1 con la tecla "Space" y J2 con la tecla "A". Se observar como cambian los contactos del rel y cambian el estado de las bombillas entre encendidas y apagadas. No hay ms simulacin que comprobar que el circuito es correcto.
75
2 Rectificacin y Filtrado
2.1 Media onda
El siguiente circuito es el rectificador de media onda. El circuito se ha creado doble, es decir hay dos circuitos que generan la media onda, el primero en el canal A est nicamente rectificado sin filtrar, y el segundo est rectificado y filtrado. De esta manera se observar ambas grficas a la vez y se ver el efecto del condensador ms claro. Para la simulacin puede que el transformador no sea de 9 voltios y que modificar parmetros resulte poco fiable, as que se optar por quitar el transformador y poner V1 a 9 voltios eficaces.
2.
En el osciloscopio habr la tensin solamente rectificada (verde), y la tensin con el condensador (azul). Aqu se ve como difiere de los clculos realizados en el captulo anterior, y cuando el condensador est cargndose la tensin en el condensador es la sinusoide de la rectificacin, y cuando el condensador se est descargando corresponde con la ecuacin de descarga.
76
Captulo 4
Simulacin
3.
terico se obtuvo VC = VP e RC = 12e 10000,00001 = 1,62 voltios. Esto es porque en el clculo terico se tomaba el punto inicial de descarga del condensador justo en la cresta de la sinusoide y el punto final justo en el siguiente ciclo sin considerar la subida de la media onda.
VRIZ = VP VC = 12 2,8 = 9,2 Variando RLoad y C se obtienen el resto de las grficas que se asemejarn a las anteriores.
77
4.
Para C=10F, RLoad=470; VRIZ = VP VC = 12 1 = 11 Para C=220F, RLoad=470; VRIZ = VP VC = 12 10,5 = 1,5 Para C=10F, RLoad=1K; VRIZ = VP VC = 12 2,8 = 9,2
Para C=220F, RLoad=1K; VRIZ = VP VC = 12 11 = 1 Para C=10F, RLoad=10K; VRIZ = VP VC = 12,1 10,6 = 1,5 Para C=220F, RLoad=10K; VRIZ = VP VC = 12,1 12 = 0,1
78
Captulo 4
Simulacin
5.
Las seales se pueden ver en el osciloscopio, y la diferencia con la media onda es que el condensador se descarga a la misma velocidad pero durante menos tiempo con lo que el rizado es bastante menor.
6.
79
Desarrollo de maquetas para prcticas de electrnica Obtenindose los siguientes rizados segn los componentes. Donde se puede observar como vara la cada de tensin en los diodos segn sea la carga o la corriente que pasa por los diodos. Este dato no se tuvo en cuenta en el clculo terico aunque no sea significativo si se aprecia en la simulacin.
Para C=10F, RLoad=470; VRIZ = VP VC = 11,4 3,8 = 7,6 Para C=220F, RLoad=470; VRIZ = VP VC = 11,3 10,5 = 0,8 Para C=10F, RLoad=1K; VRIZ = VP VC = 11,5 6,5 = 5
Para C=220F, RLoad=1K; VRIZ = VP VC = 11,3 10,9 = 0,4 Para C=10F, RLoad=10K; VRIZ = VP VC = 11,5 10,8 = 0,7 Para C=220F, RLoad=10K; VRIZ = VP VC = 11,5 11,4 = 0,1
3 Estabilizacin
3.1 Estabilizacin zener
Con los siguientes circuitos, uno en media onda y otro en onda completa, interesa probar todas las posibles conexiones y estudiar en que casos no se estabiliza. En aquellos que se estabiliza se puede ver el rizado del zener en alterna.
7.
80
Captulo 4
Simulacin
8.
A continuacin se muestran los casos donde estabiliza y en los que no. "Si" significa que estabiliza, "C" significa que falta capacidad y el zener solo recorta mientras hay tensin, "CC" significa que el zener parece funcionar pero est pasando muy poca corriente y el zener no trabaja bien, "R" significa que la estabilizacin falla porque la resistencia limitadora y la resistencia de carga no permiten trabajar al zener en su forma correcta.
RLoad RLim C Media onda Onda completa 470 120 220 10F 220F 10F 220F CC No CC No No No No No 1K 120 220 10F 220F 10F 220F C C Si Si C CC Si CC 10K 120 220 10F 220F 10F 220F C C Si Si C C Si Si
En los clculos tericos se vio que en onda completa una RLoad=1K, y RLim=220 no permita hacer trabajar al zener, aqu se verifica, pero aparentemente parece que el zener trabaja en el pico de tensin. Si se mide la corriente del zener esta corriente apenas llega a 5mA.
Para los casos que si estabiliza se puede estudiar el rizado, para eso se ver la salida en alterna y se medir con el osciloscopio.
81
9.
(Azul) rizado de salida para onda completa, RLoad=1K, RLim=120, C=220F; (verde) entrada.
En este caso se ve que la cuadrcula esta en 10mV alterna, y se mide un rizado de 20mVPP. En el estudio terico se multiplicaba la intensidad del zener por la resistencia zener mxima dando 89mV. La intensidad terica era de 8,9mA y la simulada de 6,8mA, parecidas pero la diferencia de rizado estriba en que en el clculo terico se supuso que toda la intensidad de zener podra variar, en cambio la tensin de rizado es el incremento de la intensidad zener por la resistencia zener, VRIZ = I R ZENER , y el incremento de la intensidad depende del condensador y dems componentes haciendo el clculo ms complejo; porque el clculo prevea el peor de los casos.
82
Captulo 4
Simulacin
El rizado medido con el osciloscopio es de 700V frente a 730mV que hay en la VRIZOUT 700 entrada. En decibelios es dB = 20 log = 20 log 730m = 60dB que es V RIZ IN mayor que los 55dB de nuestras caractersticas y menor rizado que los 2mV calculados para el mismo circuito. Se puede determinar que la simulacin tiene unas caractersticas algo distintas de nuestra hoja o datasheet. 83
4 Pre-Amplificador de audio
En el circuito se aprecia como se han aadido resistencias para simular el circuito sin que los condensadores de paso nos produzcan errores de simulacin. Por lo dems queda igual que en la placa a excepcin de que el transistor sea el adecuado, ya que el componente ms parecido en la librera de Multisim es BC547BP y tiene una beta o hFE, BF en el modelo de Multisim, de 400 con lo que habra que cambiar la beta a un mnimo de 420 o probar si el resultado es parecido con la beta distinta.
Se ha establecido una frecuencia de entrada de 1000Hz por ser habitual probar las etapas de sonido a esa frecuencia ya que est en un punto intermedio del espectro audible (40Hz20KHz).
84
Captulo 4
Simulacin
En la salida se observa la inversin de fase. Tambin se observa que la seal de salida tiene mucha amplitud y en los lmites superiores de tensin empieza a recortar la seal. Esto es porque la ganancia del transistor es elevada, y porque la tensin de polarizacin est por encima del punto medio. Se podra bajar la seal de salida, sin embargo se observa con la siguiente figura de la simulacin sin condensador que es este condensador el que aumenta la ganancia del circuito.
85
Se puede medir la tensin continua de polarizacin en la salida que es de 8 voltios en lugar de los 6,7 calculados. Sin embargo cuando la simulacin se deja transcurrir ms tiempo, sta da unos resultados ms acordes bajando la tensin de polarizacin a 7,2 voltios. Se pueden cambiar las propiedades de simulacin del osciloscopio para establecer las condiciones iniciales partiendo del clculo de corriente continua. Si se mide la ganancia en alterna se obtiene con condensador una ganancia aproximada de 100, y sin condensador una ganancia de 10. La ganancia sin condensador es la esperada ya que resulta de dividir las impedancias de colector por las de emisor. Sin embargo la ganancia con condensador se esperaba que a 1000Hz fuese la propia beta del transistor, pero no se profundiz en un estudio exhaustivo ya que habra que haber trabajado con un circuito equivalente del transistor de parmetros hbridos.
En la figura se aprecia rpidamente por las escalas del osciloscopio que la ganancia es de 100.
86
Captulo 4
Simulacin
5 Conmutacin
5.1 Sensores
Bueno la simulacin en multisim de sensores se puede realizar sustituyendo estos por potencimetros y variando ste comprobar como cambia el estado del LED de salida. La NTC es de 22K a una temperatura de 25C y la LDR vara ms rpido con lo que la conmutacin es ms fiable. Igual que la LDR los otros sensores reed y de inclinacin son ms extremos cambiando de abiertos a cerrados instantneamente. Por lo que se pone un potencimetro para simular la NTC y para los dems sensores puede colocarse un interruptor.
La simulacin no requiere la colocacin de un osciloscopio ya que se puede ver si el LED cambia de estado, aunque para el caso de la NTC puede ponerse un voltmetro para ver que el transistor tiene parte de su trabajo en la zona activa. El transistor de la simulacin tampoco corresponde con el empleado en las placas, con una BF=330, as que tampoco han de corresponderse al 100% con los clculos realizados.
5.2 Temporizador
En la simulacin del temporizador se ha colocado un interruptor automtico que se abrir transcurrido 1 segundo con lo que se inicia la carga del condensador. Esto se ha hecho porque con el osciloscopio no se puede visualizar todo el tiempo que dura el proceso, con lo que se limita el tiempo de la simulacin del osciloscopio a 20 segundos y se copia la grfica de todo ese intervalo de tiempo.
87
Tambin se observa que no hace falta aadir la resistencia entre emisor y base para contrarrestar las fugas del condensador. Pero si hay que limitar con una resistencia la corriente del interruptor al inicio de la descarga, porque da un error al pasar una corriente infinita, en la prctica el condensador ya tiene resistencia interna que limita esta corriente.
Se observa el tiempo en el que se carga el condensador hasta que hace disminuir la corriente de base del transistor y este pasa a la zona activa. Entre 1 segundo a 7,8 segundos, o sea 6,8 segundos. En contraste con los 8,7 calculados.
88
Captulo 4
Simulacin
6 Amplificadores
Hay tres tipos de amplificadores que se simulan.
6.1 Clase A
Este amplificador tiene dos etapas. Como va siendo habitual hay que aadir una resistencia al condensador de entrada con la fuente para que no se produzcan errores. Adems no hay un componente semejante al transistor de salida por lo que se utiliza uno virtual.
89
Desarrollo de maquetas para prcticas de electrnica Como se ve en el osciloscopio, la componente continua de la salida es de 5 voltios pero la calculada est entre 3,7 voltios para el peor de los casos de una beta de 25 en el transistor de potencia y 5,5 voltios para un transistor ideal. En los clculos la ganancia sin carga era 1,4 y 1 cuando se conectaba la carga. Midiendo la salida se tiene 3,1 voltios de pico a pico frente a los 2 voltios pico a pico de 3,1 la entrada. G = 1,55 . Esta ganancia es superior a la esperada porque el transistor 2 ideal tiene una beta de 100 y los clculos estimaron el peor de los casos con una beta de 25. Si se modifica la beta del transistor virtual a 25 se obtiene:
Donde se observa que la tensin en continua ha disminuido a 4 voltios, y la ganancia queda en la unidad. Estos resultados quedan ms acordes con los calculados, pero en la prctica la beta del transistor ser mayor que la mnima.
90
Captulo 4
Simulacin
La ganancia del circuito es la unidad, o mejor dicho algo menor que la unidad para compensar las pequeas prdidas producidas en las resistencias R1 y R2 y en las tensiones base-emisor de los transistores.
91
Desarrollo de maquetas para prcticas de electrnica Como se aprecia en la grfica hay una distorsin por cruce. sta podra disminuir si se sube la polarizacin de los transistores, pero se puede producir que ambos transistores conduzcan a la vez y con corrientes excesivas. Adems de que la polarizacin es muy crtica tambin depende de las caractersticas del transistor.
92
Captulo 4
Simulacin
En el circuito se puede ver con el osciloscopio una entrada y la salida pero no las dos entradas y la salida a la vez, as que se usar el anlisis transitorio para ver las tres seales a la vez.
93
Tambin se puede simular con dos seales prximas en frecuencia una modulacin tipo AM. Por ejemplo si se pone una seal de 1000Hz y otra de 1010Hz en las entradas, aparecer a la salida una seal de frecuencia la diferencia de estas dos entradas, es decir 10Hz, modulada en el ancho de banda entre las frecuencias de entrada, o sea entre 1000Hz y 1010Hz. Esto es un smil de lo que es la modulacin en AM pero no es una modulacin en AM.
94
Captulo 4
Simulacin
8 Operacional comparador
En la simulacin del circuito comparador la salida es de mxima tensin o mnima tensin, es decir que no hace falta colocar un osciloscopio a la salida solo es necesario saber si la salida est en positivo o negativo. La NTC al igual que en la placa de transistores hay que simularla con un potencimetro, as se puede observar que el diodo LED de salida cambia de estado segn se vare el potencimetro sustituto de la NTC.
95
Desarrollo de maquetas para prcticas de electrnica La simulacin del temporizador es ms interesante, se puede comprobar que a diferencia que ocurra con el transistor, ste temporiza el tiempo calculado sin tener que depender de la carga, ni tiene tiempo de trnsito entre positivo y negativo.
96
Captulo 4
Simulacin
Como se ve en la grfica de salida, el interruptor se abre a los 0,5seg. y el operacional cambia de estado a 1,9seg. El tiempo calculado con el potencimetro es de 1,5seg. y el tiempo observado en la simulacin es de (1,9 0,5) 1,4seg. lo que resulta muy parecido.
9 Operacional oscilador
El circuito oscilador tiene una resistencia en paralelo con el condensador para evitar fallos en la simulacin.
La simulacin se realiza con el condensador de 10F, la resistencia de 4K7 y el potencimetro con un valor de 10K.
97
Los clculos para estos valores son de 0,32seg. y la simulacin confirma el mismo valor. Se puede apreciar en la frmula de los clculos que el tiempo no dependa del valor de la tensin sino que dependa solo del valor del condensador y de la resistencia por lo que la cada de tensin a travs del operacional no altera el resultado. Esto hace que el resultado simulado y el calculado sean los ms parecidos de todas las placas. Se pueden modificar los valores del potencimetro y del condensador y se obtendrn valores semejantes a los calculados.
98
99
CAPTULO 5
Conclusiones
En el presente proyecto se ha intentado mejorar el entorno didctico del alumno en el laboratorio. Inicialmente los alumnos montaban los circuitos sobre protoboard y estos tardaban en realizarse ocurriendo que apareciesen fallos en las conexiones de las protoboards debido al uso. Adems de que no se pudiera examinar rpidamente el circuito para comprobar que estuviese correctamente conectado. Inicialmente, antes de empezar con el proyecto en s. Se repas el manejo del software que se usara ms adelante. En este caso se estudi Orcad 9 tanto en la parte de diseo de circuitos y simulacin como en la de diseo de placas. Los primeros diseos fueron realizados en placas perforadas y montados con el fin de que funcionasen, pero estos no tenan una visualizacin rpida del circuito que estaba montado y fueron modificados. Uno de los primeros cambios ms significativos fue que los diseos se realizasen en Orcad Layout en lugar de Pspice. De esta manera el proyecto se encaminaba hacia un mejor diseo sobre la estructuracin de la placa en lugar de continuar con la simulacin. Los diseos que no se usaran en las prcticas y que al principio se usaran como ejemplos en el libro de prcticas pasaron a un segundo plano para no retrasar la marcha de elaboracin de las placas. Estos diseos extras al final quedaron postergados y excluidos del proyecto por no ser necesarios y exceder en tiempo y trabajo los objetivos del presente proyecto.
100
Captulo 5
Conclusiones
Otra prueba decisiva en el diseo final fueron las pruebas que se realizaron para diversos sistemas de conexin. As se probaron espadines hembra donde introducir el cablecillo con solo pelarlo, o introducir las patillas del componente para colocar este en el circuito. Estos espadines hembra se descartaron por no ser fiables tras un uso reiterado. La decisin que pareca ms idnea era la que se estaba utilizando en el laboratorio, con espadines machos en la placa y cablecillos con conectores para los pines, ya que aunque los cablecillos se fuesen estropeando con el uso es preferible reparar cablecillos a reparar las hembrillas en la placa. Con los componentes seleccionados y ya probados en laboratorio quedaba la tarea de concretar la colocacin de estos en la placa. Cada circuito debera de quedar montado en una sola placa, pero por razones de claridad algunos circuitos, como el de la fuente, se montan en dos placas. Otros circuitos ms simples, como el del integrado 7809, o en los que no se requiere mucha claridad, como el de amplificadores de audio, se montan sobre una misma placa distintos circuitos. Los componentes se dispersan por la placa para que no se aglutinen en una zona y estos han de quedar encajados con el circuito de serigrafa. En la serigrafa se construye el circuito esquemtico, y se retoca sta en Layout hasta que queda el circuito organizado. Algunos componentes de la placa no son parte del circuito principal y se opta por colocarlos agrupados para dejar ms espacio en la placa para el diseo principal. Una vez establecido el diseo de la placa. Se crean prototipos que permiten perfilar el diseo y aadir pequeas reformas. Una vez que se da el visto bueno al diseo de las placas y al funcionamiento de las mismas en el laboratorio, se mandan a construir. Inicialmente el proyecto contemplaba la creacin de las placas con los medios de la universidad pero la idea de hacer las placas por encargo result factible. La creacin de tantas placas por los medios de la universidad resultaba una tarea ardua, y el presupuesto de fabricacin de las mismas entraba en lo permisible por el departamento. Finalmente este presupuesto se redujo al montar todas las placas en un nico fotolito, no tener ste pistas finas, y no usar mucho cobre en su elaboracin. En la fecha de la presentacin de este proyecto, las placas ya estn montadas y se haban realizado algunas prcticas con ellas. En dichas prcticas se observa la diferencia con respecto a las prcticas anteriores en que el alumno pierde menos tiempo en montar los circuitos con lo que consigue montar un mayor nmero de stos. Al realizar las prcticas con las placas les resulta ms sencillo ver el funcionamiento de los circuitos y en definitiva se hacen una mejor idea de los conceptos terico-prcticos que se estn aplicando. Con aplicaciones sencillas, como encender automticamente unas luces, el alumno encuentra utilidad a la electrnica y manifiesta una motivacin por comprender su funcionamiento. En definitiva el alumno aprovecha al mximo el tiempo de las prcticas.
101
102
ANEXO A
Manual de uso de Layout
1 Paso de Capture a Layout
El primer paso que hay que dar para crear la placa es generar el archivo Netlist (.MNL) desde el proyecto en Capture. Este archivo es necesario para decir a Layout los componentes y las conexiones entre ellos y es necesario a la hora de crear la placa. Antes de poder generar el archivo .MNL se tiene que comprobar que el circuito esta libre de errores, para esto, desde la ventana del administrador de proyectos del Capture (no desde el esquemtico y habiendo seleccionado sobre el archivo .DSN) se pulsa el botn DRC (Desing Rule Check) en la barra de herramientas:
Se abre una ventana donde se pueden elegir las opciones para la comprobacin de errores, con dejar las que estn por defecto es suficiente. Una vez que el circuito este libre de errores se puede pasar a crear el archivo .MNL, para esto desde la ventana del administrador de proyectos pulsar el botn Create NetList:
103
Desarrollo de maquetas para prcticas de electrnica Se abre la ventana de opciones, en la pestaa de arriba se elige Layout y se comprueba que estn seleccionados Run ECO to Layout (esta opcin permite que cualquier cambio en el esquemtico tenga su eco automtico en Layout y viceversa), y User Properties are in inches. En la caja de texto se puede elegir donde se quiere guardar el archivo. Se pulsa en Aceptar y se crea el archivo. El programa nos avisara si todo ha ido bien. Processing complete with no errors Done
2 Creacin de la placa
Una vez generado el NetList ya se puede crear el archivo de placa en Layout, para poder crearlo se necesitan 2 archivos: o .MNL: Contiene la lista componentes y conexiones entre ellos, es el archivo que se genera desde Capture en el paso anterior. o .TCH: Son plantillas de placa que contienen los bordes de la placa y algunas reglas de diseo, se puede elegir una concreta o una por defecto (DEFAULT.TCH) para darle las medidas y la forma que se quiera. Esta plantilla contiene las capas que hay en el diseo, la medida si es milmetros o milsimas de pulgada, etc. Abrimos Layout y Pulsamos en File -> New, se abre el cuadro de dialogo Load Template File y se elige el archivo .TCH (Se encuentra en /Orcad/Layouts_Plus/Data), a continuacin se abre el cuadro de dialogo Load Netlist File y se elige el archivo .MNL (donde se haya guardado en el paso anterior). A continuacin, en la ventana Save File As se elige donde se quiere guardar el archivo .MAX que ser el que contenga el diseo de la placa. Una vez creado lo primero que hay que hacer es asociar las partes del circuito a los footprints correspondientes en la ventana Link Footprint to Component Un footprint es un archivo que contiene informacin sobre las propiedades fsicas de un componente electrnico (tamao, forma, numero de pines y su disposicin, etc). Cada elemento del esquemtico en Capture debe tener asociado un footprint en Layout que definir sus propiedades.
104
Anexo A
Se pulsa en Link existing footprint to componente si ya se tienen los componentes creados o Create or modify footprint library si se tienen que crear.
3 Medidas globales
Antes de empezar a trabajar con la placa hay que definir las medidas del espacio de trabajo, para esto se pulsa en Options -> System Settings (Ctrl + G) y se selecciona Milimeters (mm.). El siguiente paso es establecer las medidas y distancias del circuito, estas son: Anchura de pistas, tamao de las vas y distancias. Para establecer la anchura de las pistas se pulsa en la barra de herramientas el botn View Spreadsheet
105
Desarrollo de maquetas para prcticas de electrnica Y se pulsa Nets en el men desplegado. El programa mostrara una tabla con todas las conexiones, se pueden cambiar las medidas de todas a la vez o cambiar las que se quiera especficamente, si se quiere, por ejemplo, que determinadas conexiones tengan la pista mas ancha. Tambin se puede seleccionar que las conexiones se tracen por una sola cara, sin cambios de cara. Las distancias mnimas se cambian desde la View-> Spreadsheet -> Strategy >Route Spacing, saldr una tabla como esta:
o -Track to Track: Especifica la distancia mnima entre pistas. o -Track to Va: Especifica la distancia mnima entre pistas y cambios de cara. o -Track to Pad: Distancia mnima entre pistas y nodos (pines). o -Va to Va: Distancia mnima entre cambios de cara. o -Va to Pad: Distancia entre cambios de cara y nodos. o -Pad to Pad: Distancia mnima entre nodos. Se puede establecer distancias distintas para cada capa o comunes. Para establecer las propiedades de las capas, as como las capas donde se permite el ruteo, se pulsa el botn y posteriormente se pulsa Layer. Aparece una tabla donde se pueden modificar los parmetros de cada capa. Siendo de principal importancia el atributo Layer type donde se puede especificar si la capa tendr pistas o no, es decir si se puede rutear sobre ella o no.
106
Anexo A
4 Posicionado de componentes
Una vez asociados todos los componentes a sus footprints, pasaremos a la ventana de trabajo de Layout, donde se pueden ver todos los componentes del circuito y sus conexiones en amarillo. Si la placa tiene que tener unas medidas exactas, es mejor crear el borde de la placa primero y luego posicionar los componentes dentro de este borde (Ver bordes de la placa) Es el momento de distribuir los componentes por la placa. La distribucin de los componentes es libre, aunque hay que evitar que se crucen demasiados las conexiones ya que luego puede crear problemas a la hora de trazar las rutas. Se puede ver la densidad de la placa desde View-> Density Graph para tener una ayuda a la hora de posicionar. Para volver a la vista normal pulsar en View-> Desing. Las zonas con ms alta densidad se pueden ver en color rojo y rosa, y las menos en verde y azul. Si mas tarde hay problemas a la hora de trazar las rutas se puede ver en estos grficos las zonas mas saturadas de la placa. Para poder seleccionar los componentes se pulsa en el botn Component Tool
Y se selecciona el componente que se quiere mover. Se puede rotar el componente pulsando la tecla R. Se pueden seleccionar varios componentes y moverlos todos a la vez arrastrando un cuadrado alrededor de ellos. Tambin se puede pinchar sobre Auto->Place->Board y probar como el programa colocar todos los componentes segn un algoritmo. Pudindose anclar los componentes que no se quieren mover, (botn derecho, Lock).
Posteriormente se selecciona el componente pinchando (botn izquierdo) sobre ste, o se seleccionan varios manteniendo pulsado el botn desde un punto hasta otro formando un rectngulo que contiene los componentes a seleccionar. Tambin se puede mantener pulsada la tecla Ctrl mientras se pincha sobre los componentes que se quieren seleccionar. Despus de seleccionado el componente o componentes se pulsa el botn derecho y se elige el men que se desee. Por ejemplo la opcin Propierties que permite cambiar las propiedades como el Footprint asociado; o la opcin Lock que fija el componente y no se podr mover hasta que se desbloquee. Tambin es posible aadir nuevos componentes pulsando el botn derecho y eligiendo la opcin New....
Bordes de la placa
Una vez situados los componentes hay que crear el borde de la placa, que marcara las medidas fsicas de la placa y su forma.
El tipo de obstculo que se va a usar es Border Outline, que definir los bordes fsicos de la placa (tamao y forma). Para esto se pulsa en la barra de herramientas el botn Obstacle Tool, se selecciona el punto en la pantalla donde se va a empezar a trazar el borde y se pulsa con el botn derecho en New. Antes de trazar el cuadrado se pulsa en Propierties, en Obstacle Type se elige la opcin Border Outline, en Obstacle Layer se selecciona Global Layer y en Obstacle Name y Width se escoge el nombre y la anchura del obstculo. Una vez marcadas las propiedades se traza un cuadrado rodeando los componentes.
Una utilidad a la hora de establecer las medidas de la placa es usar un punto de origen de coordenadas, en cualquier momento se puede saber la distancia desde el puntero del ratn a este punto en las coordenadas X e Y. Es conveniente situar este punto en la esquina inferior izquierda para poder ver las coordenadas en positivo. Para esto se selecciona Tool-> Dimension-> Move Datum y se selecciona en que punto se quiere situar. Debe quedar un cuadrado con este aspecto con los componentes en su interior.
108
Anexo A
En la imagen se puede ver el origen de coordenadas en la esquina inferior izquierda. Si la placa ha de tener unas medidas concretas la mejor opcin es situar primero el origen de coordenadas y luego trazar el borde partiendo desde ese punto, para ver las medidas, y luego situar los componentes dentro de este borde.
Posteriormente se puede seleccionar obstculos o crear nuevos. Para seleccionar se pulsa el botn izquierdo sobre el obstculo o se crea un recuadro manteniendo pulsado el botn izquierdo. Manteniendo pulsada la tecla Ctrl es posible realizar una seleccin mltiple. Para crear nuevos se pulsa el botn derecho del ratn y posteriormente se selecciona la opcin New..., a continuacin se pulsa el botn izquierdo y se inicia el trazado del obstculo. Si se precisa cambiar alguna propiedad se pulsa el botn derecho y se editan las propiedades del obstculo. Tambin se puede modificar la lnea para que sea un arco seleccionando la opcin Arc. Para editar polilneas es til elegir la opcin Any Angle Corners. Los tipos de obstculos son diversos y se hace una breve explicacin de algunos (opcin Properties): o Detail: til para cualquier lnea. 109
Desarrollo de maquetas para prcticas de electrnica o Border Outline: Ya se ha explicado es para delimitar la placa. Layout no trazar nada fuera de esta zona. o Copper pour: Rellena toda la zona delimitada por el obstculo con cobre separando este relleno de las pistas y unindolo con aquella que se indique. o Place Outline: Se usa en la creacin de los footprint para delimitar el espacio de stos.
5.2 Capas
Tambin es importante seleccionar la capa donde se crea el obstculo ya que si se elige una capa de cobre, este obstculo saldr en el fotolito. Las capas ms usadas son: o Global Layer: Todas las capas. o TOP: Capa superior, donde se trazan la pistas de cobre. o BOTTOM: Capa inferior, pistas de cobre. o INNER...: Capas intermedias entre la de abajo y la de arriba, de cobre. o SSTOP: Capa superior, donde se imprimen los dibujos de los componentes, obstculos, y textos. No contiene cobre. o SSBOT: Capa inferior, igual que SMTOP. o ASYTOP: Capa superior, no usada. Normalmente tiene el valor del componente para facilitar su posterior ensamblado. o ASYBOT: Igual que ASYTOP, pero en la capa inferior. o SMTOP: Capa superior, donde se coloca la capa de barniz. Normalmente los pads de la placa tienen una zona mayor que estos para evitar que esta zona se barnice y no se pueda soldar el componente. o SMBOT: Igual que SMTOP, inferior o DRILL: Capa donde aparecen los taladros con sus dimetros.
6 Trazado de Pistas
Una vez posicionados los componentes y creado los bordes de la placa es el momento de crear las pistas. Hay dos formas de hacerlo, automtica o manualmente, aunque se pueden combinar las dos maneras, por ejemplo trazando algunas pistas ms importantes de forma manual y para el resto usar la herramienta automtica. Antes de nada hay que elegir las caras que se van a utilizar y desactivar las que no, se pulsa en View-> Spreadsheets y se elige Layers, se muestra una tabla con la lista de capas. En la columna Layer Type se puede ver el uso de la capa (Rounting o Unused). Para desactivar las capas que no queremos usar se hace doble clic en ella y se selecciona Unused Routing.
110
Anexo A
Se puede intentar trazar la placa solo activando la cara Bottom, aunque si la placa tiene muchos componentes y muchas conexiones se tendr que activar tambin la capa TOP. Para empezar a trazar las pistas se pulsa Auto-> AutoRoute-> Board y comienza el ruteado automtico, cuando termine se anunciar con un mensaje All sweeps completed (or disabled). Puede que alguna pista haya tenido que quedarse sin trazar, se vera la conexin en amarillo sin trazar. Si hay alguna pista que no haya podido trazarse se debe volver a cambiar la disposicin de los componentes, intentando evitar las zonas con densidad muy alta, o reducir las distancias o el tamao de las pistas si es posible. Siempre que se terminen de trazar las pistas, hay que utilizar el Cleanup Design que se encuentra en el men Auto, para depurar el trazado.
Sin seleccionar nada se pulsa el botn derecho y se elige que se desea hacer. Por ejemplo Disconnect pin para desconectar un pad de una pista. Despus se elige Add para aadir un Pad a una pista. Esto cambia la conexin y el archivo .net, e informar que hay que hacer AutoEco si se quiere cambiar tambin el diseo. Nota: si se realiza autoeco puede ser que ocurra que no se respeten modificaciones que se hallan hecho en Layout y se pierdan. Se pueden trazar las pistas manualmente con los botones AutoPath Route Mode y Show Track Mode Mode y Add/Edit Rout Mode y editar las pistas con los botones Edit Segment en la barra de herramientas.
Destacar que pulsando el botn derecho del ratn aparece un men donde hay 4 formatos para corners. Segn el que se seleccione, las pistas trazarn curvas a 135, 90, cualquier ngulo, o redondeadas.
111
Desarrollo de maquetas para prcticas de electrnica Se pulsa con el botn derecho en la cara que queremos imprimir, primero se elige la opcin Propierties y se marca la opcin dentro de Print Manager Force Black and White, as se imprimir en la impresora. Si se trata adems de la capa BOTTOM marcamos tambin Mirror para que la cara salga invertida. Para imprimir la cara se pulsa otra vez con el botn derecho sobre la placa y se elige Plot to print manager. Se elige impresora y listo. Se puede ver la placa antes de imprimir pulsando en Preview.
La seleccin se realiza igual que para los componentes o los obstculos. Si hemos usado dos caras se puede poner un texto en cada una para diferenciarlas. En la barra de herramientas, botn derecho, se elige New y en las opciones elegimos el grosor de la lnea, el texto y la cara donde se va a poner, si se pone texto en la cara BOTTOM hay que marcar la casilla Mirrored ya que la capa sale invertida al imprimir. Si se quiere que el texto sea una especificacin de un componente se elige esa especificacin por ejemplo Reference Designator y se pulsa el botn Comp Attachment... para designar un componente.
8 Creacin de componentes
Las libreras de Layout son amplias pero siempre puede ocurrir que haya que modificar o crear algn componente nuevo. Para ello hay que pulsar el botn siguiente:
Ahora trabajamos en el Library manager, si se vuelve a pulsar otra vez el botn volvemos al diseo. Es mejor no modificar las libreras y crear una propia. As que se elige el footprint de una librera que se quiere modificar y se pulsa el botn de Save As... para salvar en otra librera para lo que se pulsa el botn Create New Library.... Se pone el nombre de la librera nueva en la que se pueden ir colocando otros footprints del mismo modo.
112
Anexo A
A la hora de modificar los footprints es interesante recordar segn el apartado 5.2 Capas el uso de cada capa. As se pondrn los obstculos en la capa correspondiente: en BOTTOM si se quiere que aparezca como cobre; en SSTOP si se quiere que se imprima como un dibujo de serigrafa; en ASYTOP para colocar el valor del componente e imprimir una hoja que facilite la colocacin de los componentes. Hay que observar que aunque no se usen en un determinado proyecto algunas capas, stas podran usarse posteriormente as que conviene respetar su uso. Igual que en el apartado 5.1 se trazan los obstculos. Creando uno del tipo Place outline que indica el espacio que ocupa dicho componente y no permitir a Layout que se superponga con otros componentes. Los dems obstculos conviene ponerlos del tipo Detail. Tambin siguiendo con las indicaciones del apartado 7.1 se pone texto al componente. Si se elige una especificacin, sta aparecer en la capa que se indique. Lo ms comn es poner Reference Designator en las capas SSTOP y ASYTOP; y Component Value en la capa ASYTOP para conocer el valor del componente a la hora del ensamblaje sin indicarlo en serigrafa. Ahora quedara crear y editar los pads para lo que se siguen las indicaciones del apartado 8.1. Hay que tener en cuenta la propiedad Pad Name ya que es respetada y mantenida por Orcad y las conexiones que se hagan con Orcad deben de corresponder con la librera.
A diferencia de los anteriores, aqu solo se puede elegir un pad y ste no puede editarse, tan solo elegir un pad dentro de la librera de padstacks. Aunque si se selecciona el pad y despus se pulsa el botn
Y a continuacin se elige del men, la opcin Padstacks. Aparecer una hoja con los pads utilizados en el footprint y aparecer marcado el pad antes seleccionado. Aqu si se puede editar el pad igual que se editan las hojas, ver apartado 3.1. Pero es conveniente respetar el uso de cada capa. As que normalmente un pad contiene: una figura en la capa del cobre BOTTOM, TOP, INNER...; otra figura en la capa DRILL que significa el dimetro del agujero; otra figura en la capa SMTOP y SMBOT que significa mscara de barniz y ser un poco ms grande que la figura de la capa de cobre ya que no debe barnizarse esa parte de cobre para poder realizar soldaduras. Conviene recordar que aunque no se utilicen estas capas en una impresin casera, podran usarse posteriormente para pedidos de placas. Las figuras de los pads son: o Round: o Square: 113
Desarrollo de maquetas para prcticas de electrnica o Oval: o Annular: o Oblong: o Rectangle: o Thermal Relief: o Undefined: No trazar nada en esa capa. Nota: Hay que seleccionar toda la fila para poder establecer la forma y valores a la vez.
114
115
ANEXO B
116
Anexo B
1.
Fotolito.
2 Preparar la placa
Una vez impreso el papel vegetal. Se destapa la placa en un ambiente con poca luz, sin tubos fluorescentes, y si es luz roja mejor. Si hay que limpiar la placa porque est sucia o se haya recortado con una sierra, hay que llevar cuidado de no araar la pelcula fotosensible. Se puede limpiar con una brocha suave, y raspar los cantos si stos han sido serrados. Despus se coloca la hoja impresa sobre la placa para que coincida la parte de cobre con la tinta del papel vegetal. Detrs de la placa se pone un panel o cristal opaco y delante del papel vegetal un cristal del mismo tamao. Se sujetan los cristales con pinzas de librera. Se puede usar cualquier trapo para tapar el fotolito y no exponerlo hasta que se quiera insolar.
2.
117
3.
4.
Insoladora solar.
3 Insolar
Con el papel vegetal puesto en la placa, se puede insolar sta. Si la insolacin se realiza a la luz solar, puede bastar con una exposicin entre 2 y 3 minutos segn la placa y la luz del sol. Una vez insolada se tapa y se vuelve a un lugar tenue para revelar el fotolito.
118
Anexo B
5.
Insoladora.
119
6.
120
Anexo B
7.
6 Limpieza y acabado
Una vez limpia la placa del cobre que se deseaba eliminar, se enjabona la placa para que no queden restos de cido que sigan atacando el cobre. Bien limpia la placa se debe eliminar el fotolito que ya no sirve para nada, y ste se elimina fcilmente con alcohol etlico (CH3-CH2OH) y una brocha. Se puede usar este alcohol para enfriar la broca mientras se realizan los taladros a la placa y as la broca no pierde el filo y de paso se va limpiando la placa. Se suelen usar brocas entre 0,7mm y 1mm.
8.
Taladrado de placa.
121
Desarrollo de maquetas para prcticas de electrnica Una comprobacin de continuidad en las pistas indicar si alguna pista est cortada o hay conexiones entre pistas. Si la pista esta cortada se puede reparar en el punto de corte soldando algn pedazo de pata de algn componente. O si lo que ocurre es que hay una conexin entre pistas debe de cortarse el cobre que las conecta con un cter. Tambin es recomendable estaar el cobre, as quedar protegido de la oxidacin y el ataque de restos de cido, adems de aumentar la seccin de la pista en sitios que por el ataque del cido haya quedado sta ms fina. Para estaar el cobre se puede aplicar una resina que facilite el fundido del estao y ste se disemine ms fcilmente por toda la pista. Cuando se hayan soldado todos los componentes y quede la placa probada se puede barnizar sta con algn barniz de tipo spray u otros. Esto dar ms proteccin y se alargar la vida de la placa, pero para sustituir algn componente deber de quitarse el barniz antes de meter el soldador. El alcohol isoproplico (CH3-CHOH-CH3) es buen disolvente, y la acetona (CH3-CO-CH3) es mejor disolvente pero puede disolver plsticos de los componentes.
9.
Placa acabada.
122
123
ANEXO C
Clases de amplificacin
1 Amplificador de clase A
La corriente de salida circula durante todo el ciclo de la seal de entrada.
1.
124
Anexo C
Clases de amplificacin
La corriente de polarizacin del transistor de salida es alta y constante durante todo el proceso, independientemente de si hay o no hay salida de audio. As el amplificador siempre tiene un consumo de potencia fijo, superior al que transmite a la salida. La distorsin introducida es muy baja, pero el rendimiento tambin ser bajo, estando siempre por debajo del 25%.
2 Amplificador clase B
La corriente de salida slo circula, aproximadamente, durante medio ciclo de la seal de entrada. Durante el otro medio ciclo, la seal no es amplificada. Se produce a la salida un cambio alternativo de positivo, hay seal; a negativo, no hay seal.
2.
Adems, no circula corriente a travs de los transistores de salida cuando no hay seal de audio. La distorsin introducida por tanto, es muy elevada, aunque el rendimiento mejora notablemente respecto a la clase A, aunque siempre ser inferior al 80%. Se utiliza en grupo de dos amplificadores, uno para cada semi-onda, y la salida de ambos se superpone. La salida de ambos superpuesta podra dar una salida completa pero por motivos de linealidad y otros factores como la tensin base-emisor, se produce una distorsin por cruce.
125
3.
La calidad de este tipo de etapa de potencia es muy pobre, por lo que slo es utilizado en sistemas que no requieran calidad sonora, como sistemas telefnicos, porteros automticos, etc.
3 Amplificador de clase AB
La corriente de salida circula entre medio ciclo y el ciclo completo de la seal de entrada.
4.
126
Anexo C
Clases de amplificacin
Como en los amplificadores de clase A, hay una corriente de polarizacin constante, pero relativamente baja, evitando la distorsin de cruce. Son los amplificadores de ms calidad. Es una mejora de la clase B para evitar la distorsin excesiva. Su rendimiento es mejor que el de la clase A, pero inferior a la B. Se utiliza con distintos amplificadores para cada polaridad de la seal, as un amplificador amplifica la seal positiva y otro amplifica la seal negativa. Las salidas de los distintos amplificadores se superponen para completar una onda completa. Esta salida es totalmente completa porque no queda momento en el que no conduzca uno de los amplificadores. La forma ms comn con transistores es la Push-Pull, tira y empuja, y cuando se superponen las salidas si conducen mucho los dos amplificadores a la vez podra haber un problema, por lo que esta forma de salida precisa aproximarse al lmite entre la clase A, para evitar distorsin, y la clase B, para que no conduzcan a la vez.
5.
4 Amplificador de clase C
La corriente de salida solo circula durante menos de medio ciclo de la seal de entrada.
127
6.
La clase C trabaja para una banda de frecuencias estrecha y resulta muy apropiado en equipos de radiofrecuencia.
5 Amplificador de clase D
Clase D: Esta clase de operacin usa seales de pulso (digitales), que estn encendidas por un intervalo corto, y apagadas durante un intervalo largo. El uso de tcnicas digitales hace posible obtener una seal que vara a lo largo del ciclo completo para producir la salida a partir de muchas partes de la seal de entrada. La principal ventaja de la operacin en clase D es que el amplificador est encendido (usando potencia) slo por intervalos cortos y la eficiencia general puede ser muy alta. Finalmente se define la eficiencia de potencia de un amplificador, como la relacin de la potencia de salida a la potencia de entrada; la cual se hace mayor yendo de la clase A hasta la clase D.
128
129