ITNL

MATERIA: Principios Elctricos y Aplicaciones Digitales UNIDAD: 2 Nombre: CINTHIA IVONNE GOMEZ RODRIGUEZ

N Control: 11480022 3 de Diciembre de 2012

Contenido
2.1. Tablas de verdad y compuertas lgicas ............................................................................................................... 3 2.1.1 Not, Or Y And ................................................................................................................................................... 4 AND.......................................................................................................................................................................... 4 OR ............................................................................................................................................................................ 5 NOT.......................................................................................................................................................................... 6 2.1.2 Otras (NOR, NAND, XOR, etc.) ......................................................................................................................... 6 XOR ......................................................................................................................................................................... 6 NAND ....................................................................................................................................................................... 7 NOR ......................................................................................................................................................................... 8 XNOR .................................................................................................................................................................... 10 2.2.3 Expresiones booleanas .................................................................................................................................. 10 2.2 Diseo de circuitos combinacionales .................................................................................................................. 11 2.2.1 Metodologa de diseo .................................................................................................................................. 12 2.2.2 Minitrminos y Maxitrminos. ...................................................................................................................... 13 2.2.3 Tcnicas de simplificacin ............................................................................................................................. 14 2.2.3.1Teoremas y postulados del algebra de Boole ......................................................................................... 14 2.2.3.2 Mapas Karnaugh ..................................................................................................................................... 19 2.2.4 Implementacin y aplicacin de circuitos combinacionales ......................................................................... 21 2.3 Lgica secuencial.................................................................................................................................................. 25 2.3.1 FLIP-FLOP con compuertas. ........................................................................................................................... 25 2.3.2 FLIP-FLOP JK, SR, D......................................................................................................................................... 26 2.3.3 Diseo de circuitos secuenciales ................................................................................................................... 27 2.3.4 Aplicacin de circuitos secuenciales.............................................................................................................. 28 2.4 Familias lgicas .................................................................................................................................................... 28 2.4.1 TTL ................................................................................................................................................................. 29 2.4.2 ECL ................................................................................................................................................................. 31 2.4.3 MOS ............................................................................................................................................................... 32 2.4.4 CMOS ............................................................................................................................................................. 32 2.4.5 Bajo voltaje (LVT, LV, LVC, ALVC) ................................................................................................................... 33

UNIDAD 2. Electrnica Digital

2.1. Tablas de verdad y compuertas lgicas
La tabla de verdad es un instrumento utilizado para la simplificacin de circuitos digitales a travs de su ecuacin booleana, pueden tener muchas columnas, pero todas las tablas funcionan de igual forma. Hay siempre una columna de salida (ltima columna a la derecha) que representa el resultado de todas las posibles combinaciones de las entradas. El nmero total de columnas en una tabla de verdad es la suma de las entradas que hay + 1 (la columna de la salida).

El nmero de filas de la tabla de verdad es la cantidad de combinaciones que se pueden lograr con las entradas y es igual a 2n, donde n es el nmero de columnas de la tabla de verdad (sin tomar en cuenta la columna de salida) Ejemplo: en la siguiente tabla de verdad hay 3 columnas de entrada, entonces habrn: 23= 8 combinaciones (8 filas) Un circuito con 3 interruptores de entrada (con estados binarios "0" o "1"), tendr 8 posibles combinaciones. Siendo el resultado (la columna salida) determinado por el estado de los interruptores de entrada.

Los circuitos lgicos son bsicamente un arreglo de interruptores, conocidos como "compuertas lgicas" (compuertas AND, NAND, OR, NOR, NOT, etc.). Cada compuerta lgica tiene su tabla de verdad.

Si pudiramos ver con ms detalle la construccin de las "compuertas lgicas", veramos que son circuitos constituidos por transistores, resistencias, diodos, etc., conectados de manera que se obtienen salidas especficas para entradas especficas. La utilizacin extendida de las compuertas lgicas, simplifica el diseo y anlisis de circuitos complejos. La tecnologa moderna actual permite la construccin de circuitos integrados (ICs) que se componen de miles (o millones) de compuertas lgicas. Una compuerta lgica, es un dispositivo electrnico el cual es la expresin fsica de un operador booleano en la lgica de conmutacin. Cada puerta lgica consiste en una red de dispositivos interruptores que cumple las condiciones booleanas para el operador particular. Son esencialmente circuitos de conmutacin integrados en un chip.

2.1.1 Not, Or Y And

AND

Puerta AND con transistores

Smbolo de la funcin lgica AND: a) Contactos, b) Normalizado y c) No normalizado La puerta lgica Y, ms conocida por su nombre en ingls AND ( ), realiza la funcin booleana de producto lgico. Su smbolo es un punto (), aunque se suele omitir. As, el producto lgico de las variables A y B se indica como AB, y se lee A y B o simplemente A por B. La ecuacin caracterstica que describe el comportamiento de la puerta AND es:

Su tabla de verdad es la siguiente: Tabla de verdad puerta AND Entrada Entrada Salida

0 0 1 1 OR

0 1 0 1

0 0 0 1

Puerta OR con transistores

Smbolo de la funcin lgica O: a) Contactos, b) Normalizado y c) No normalizado La puerta lgica O, ms conocida por su nombre en ingls OR ( de suma lgica. La ecuacin caracterstica que describe el comportamiento de la puerta OR es: ), realiza la operacin

Su tabla de verdad es la siguiente: Tabla de verdad puerta OR Entrada 0 0 1 1 Entrada 0 1 0 1 Salida 0 1 1 1

Podemos definir la puerta O como aquella que proporciona a su salida un 1 lgico si al menos una de sus entradas est a 1.

NOT

Smbolo de la funcin lgica NO: a) Contactos, b) Normalizado y c) No normalizada La puerta lgica NOT realiza la funcin booleana de inversin o negacin de una variable lgica. Una variable lgica A a la cual se le aplica la negacin se pronuncia como "no A" o "A negada".

Puerta NOT con transistores La ecuacin caracterstica que describe el comportamiento de la puerta NOT es:

Su tabla de verdad es la siguiente: Tabla de verdad puerta NOT Entrada 0 1 Salida 1 0

Se puede definir como una puerta que proporciona el estado inverso del que est en su entrada.

2.1.2 Otras (NOR, NAND, XOR, etc.)

XOR

Smbolo de la funcin lgica O-exclusiva: a) Contactos, b) Normalizado y c) No normalizado

La puerta lgica OR-exclusiva, ms conocida por su nombre en ingls XOR, realiza la funcin booleana A'B+AB'. Su smbolo es el ms (+) inscrito en un crculo. En la figura de la derecha pueden observarse sus smbolos en electrnica. La ecuacin caracterstica que describe el comportamiento de la puerta XOR es: |Su tabla de verdad es la siguiente:

Tabla de verdad puerta XOR Entrada 0 0 1 1 Entrada 0 1 0 1 Salida 0 1 1 0

Se puede definir esta puerta como aquella que da por resultado uno, cuando los valores en las entradas son distintos. NAND

Smbolo de la funcin lgica NAND: a) Contactos, b) Normalizado y c) No normalizado La puerta lgica NAND, ms conocida por su nombre en ingls NAND, realiza la operacin de producto lgico negado. En la figura de la derecha pueden observarse sus smbolos en electrnica.

Puerta NAND con transistores La ecuacin caracterstica que describe el comportamiento de la puerta NAND es:

Su tabla de verdad es la siguiente:

Tabla de verdad puerta NAND Entrada 0 0 1 1 Entrada 0 1 0 1 Salida 1 1 1 0

Podemos definir la puerta NO-Y como aquella que proporciona a su salida un 0 lgico nicamente cuando todas sus entradas estn a 1. NOR

Smbolo de la funcin lgica NOR: a) Contactos, b) Normalizado y c) No normalizado

La puerta lgica NOR, ms conocida por su nombre en ingls NOR, realiza la operacin de suma lgica negada. En la figura de la derecha pueden observarse sus smbolos en electrnica.

Puerta NOR con transistores La ecuacin caracterstica que describe el comportamiento de la puerta NOR es:

Su tabla de verdad es la siguiente:

Tabla de verdad puerta NOR Entrada 0 0 1 1 Entrada 0 1 0 1 Salida 1 0 0 0

Podemos definir la puerta NOR como aquella que proporciona a su salida un 1 lgico slo cuando todas sus entradas estn a 0. La puerta lgica NOR constituye un conjunto completo de operadores.

XNOR

Smbolo de la funcin lgica equivalencia: a) Contactos, b) Normalizado y c) No normalizado La puerta lgica equivalencia, realiza la funcin booleana AB+~A~B. Su smbolo es un punto () inscrito en un crculo. En la figura de la derecha pueden observarse sus smbolos en electrnica. La ecuacin caracterstica que describe el comportamiento de la puerta XNOR es:

Su tabla de verdad es la siguiente: Tabla de verdad puerta XNOR Entrada 0 0 1 1 Entrada 0 1 0 1 Salida 1 0 0 1

Se puede definir esta puerta como aquella que proporciona un 1 lgico, slo si las dos entradas son iguales, esto es, 0 y 0 1 y 1 (2 encendidos o 2 apagados). Slo es verdadero si ambos componentes tiene el mismo valor lgico.

2.2.3 Expresiones booleanas

Las expresiones booleanas, cuyo nombre se debe a George Boole (1815-1864). Las expresiones booleanas son utilizadas con frecuencia en distintos lenguajes de programacin. Una expresin booleana es la interpretacin de un Logigrama, es decir, es una funcin lgica Por ejemplo si tenemos una compuerta AND de dos entradas en donde las entradas son A, B y la salida esta denotada por la letra X. Se puede concluir la siguiente expresin booleana: as como si fuera una OR, sera As de una expresin booleana podremos pasar a un Logigrama y viceversa.

10

2.2 Diseo de circuitos combinacionales

Los circuitos lgicos se clasifican en dos tipos, combinacional y secuencial. Un circuito lgico combinacional es aquel cuyas salidas dependen solamente de sus entradas actuales. Sin embargo, las salidas de un circuito secuencial dependen no slo de sus entradas actuales. Sino tambin de la secuencia anterior de las entradas, quizs arbitrariamente lejos en el pasado. Este tipo de circuitos se analizaran en el apartado 2.3.Un circuito combinacional puede contener una cantidad arbitraria de compuertas lgicas e inversores pero no lazos de retroalimentacin. Un lazo de retroalimentacin es la trayectoria de una seal en un circuito que permite que la salida de una compuerta se propague de regreso hacia la entrada de esa misma compuerta; un lazo de esa naturaleza generalmente crea un comportamiento secuencial en el circuito. En el anlisis de un circuito combinacional comenzamos con un diagrama lgico y procedemos hasta una descripcin formal de la funcin que realiza el circuito, tal como una tabla de verdad o una expresin lgica. En la sntesis hacemos lo contrario, comenzamos con una descripcin formal y procedemos hasta un diagrama lgico. El problema del diseo o sntesis consiste en determinar un circuito que cumpla con unas determinadas especicaciones, tanto de comportamiento como de funcionalidad.

11

Este problema se puede dividir en dos partes: Obtencin de la funcin de conmutacin que cumpla la funcionalidad deseada. Obtencin de los circuitos que implementa dicha funcin con el comportamiento deseado

2.2.1 Metodologa de diseo

La obtencin de la funcin de conmutacin a partir de unas especicaciones no tiene una metodologa establecida sino que depende de la pericia del diseador y de la precisin de las especicaciones dadas. Consideremos el siguiente ejemplo para observar la metodologa. Vamos a considerar el diseo del sistema mostrado en la figura. Se trata de un sistema que maneje el estado de operacin de una lnea de montaje que dispone de dos sensores: peso en la cinta (A), y fin de la cinta (B). El sistema debe ser tal que los motores deben actuar siempre y cuando haya algo en la cinta. La funcin de conmutacin que cumpla estas especicaciones puede ser la mostrada en la misma figura, es decir, exista un peso sobre la cinta (A=1) y no haya llegado al final (B=0).

1. Identificar el nmero de entradas y salidas. El primer paso a seguir es la construccin de la tabla de verdad, la cual menciona que tendr dos entradas una que indicara el peso en la cinta (A) y otra que indicara el fin de la cinta (B). 2. Identificar las posibles combinaciones. Las posibles combinaciones que tendr esta tabla de verdad sean donde n es el nmero de entradas. Para este caso son dos entradas, por lo tanto es ; son 4 combinaciones posibles. 3. Identificar el comportamiento de la salida. La nica forma, en que debe encender el motor es en la condicin cuando A=1 y B=0. Por lo tanto se busca esta combinacin de las entradas y se marca la salida Y como uno o encendido y las dems como apagado o cero. 4. Elaborar la tabla de verdad. En esta seccin se crea la verdad, del anlisis de los otros tres puntos, quedando de la siguiente manera.

5. Describe su funcin lgica. El siguiente paso es elaborar su funcin lgica, esta se puede construir a partir del enunciado o por medio de la tabla de verdad, quedando de la siguiente forma, , ya que tienen que suceder las dos condiciones para que se encienda, se utiliza una compuerta lgica AND, y la entrada B se observa que debe estar en cero lo que se traduce en una NOT.

12

6. Construccin del Logigrama. El ltimo paso es la construccin del Logigrama la cual se procede a partir de la funcin lgica.

2.2.2 Minitrminos y Maxitrminos.

Una funcin del lgebra de Boole es una variable binaria cuyo valor es igual al de una expresin algebraica en la que se relacionan entre si las variables binarias por medio de las operaciones bsicas. Producto lgico, suma lgica e inversin. Se representa una funcin lgica por la expresin f(a, b, c,. ..,); el valor lgico de f, depende de las variables a, b, c. . .Se llama trmino cannico de una funcin lgica a todo producto o suma en la cual aparece todas las variables en su forma directa o inversa una sola vez. Al primero de ellos se les llama producto cannico (mini trminos) y al segundo suma cannica (maxi trminos). Forma cannica suma de productos (Minitrminos) Es aquella constituida exclusivamente por trminos cannicos productos (Minitrminos) sumados que aparecen una sola vez.

Para simplicar la escritura en forma de suma de productos, se utiliza una notacin especial. A cada minitrmino se le asocia un nmero binario de n bits resultantes de considerar como 0 las variables complementadas y como 1 las variables no complementadas. As por ejemplo el minitrmino corresponde a la combinacin x = 0, y = 0, z = 1 que representa el nmero binario 001, cuyo valor decimal es 1. Este minitrmino se identica entonces como m1.

Forma cannica producto de sumas (Maxitrminos) Es aquella constituida exclusivamente por trminos cannicos sumas (maxitrminos) multiplicados que aparecen una sola vez.

Anlogamente al caso anterior, se puede simplicar la expresin de la funcin, indicando los maxitrminos. Sin embargo, en este caso se hace al contrario que antes. A cada maxitrmino se le asocia un nmero binario de n bits resultantes de considerar como 1 las variables complementadas y como 0 las variables no complementadas. As por ejemplo el maxitrmino corresponde a combinacin x = 0, y = 0, z = 0 que representa el nmero binario 000, cuyo valor decimal es 0. A este maxitrmino se identica entonces como M0.

13

De esta forma, la funcin: Se puede expresar como: 2, 3.

que quiere decir el producto de los maxitrminos 0,

2.2.3 Tcnicas de simplificacin

Mtodo algebraico. Para la simplicacin por este mtodo no slo basta con conocer todas las propiedades y teoremas del lgebra de Boole, adems se debe desarrollar una cierta habilidad lgico matemtica. Se comienza simplicando la siguiente funcin:

Observando cada uno de los sumandos se puede ver que hay factores comunes en los sumandos2do, con 5to y 4to con 5to que conllevan a la simplicacin. Luego:

El trmino 5to se ha tomado dos veces, de acuerdo con el teorema 3 visto anteriormente a + a = a, y aplicando el teorema 6 tambin ya descrito se tiene:

Repitiendo nuevamente el proceso:

Como se puede apreciar, el mtodo algebraico no resulta cmodo y lo que es peor, una vez simplicada una ecuacin pueden quedar serias dudas acerca de si se ha conseguido simplicarla al mximo. El mtodo grco resuelve estos inconvenientes 2.2.3.1Teoremas y postulados del algebra de Boole El lgebra de Boole, fue presentada originalmente por el ingls George Boole, en el ao de 1854en su artculo "An Investigation of the Laws of Thoght...", sin embargo, las primeras aplicaciones a circuitos de conmutacin fueron desarrolladas por Claude Shannon en su tesis doctoral "Anlisis simblico de los circuitos de conmutacin y rels" hasta 1938. Los diversos teoremas y postulados nos servirn para simplificar las expresiones y los circuitos lgicos.

14

Teoremas del algebra Boole

15

16

17

18

2.2.3.2 Mapas Karnaugh Si se quiere realizar ecazmente la simplicacin de las funciones de conmutacin se debe contar con un mtodo sistemtico que proporcione un camino para lograr el objetivo de manera segura, un mtodo de este tipo son los mapas de Karnaugh, que pueden ser aplicados en funciones de conmutacin hasta de seis variables. Los mapas de Karnaugh no son ms que una extensin de los conceptos de las

19

tablas de verdad, diagramas de Venn y Minitrminos, lo que se evidencia en la transformacin de un diagrama de Venn en un mapa de Karnaugh. Se considera un diagrama de Venn (figura a) de dos variables A y B representadas mediante las subdivisiones del conjunto universal.

En la figura b se observan las subdivisiones ajenas nicas del diagrama de Venn representadas por las intersecciones: AB, AB; AB; A B; siendo estas ltimas no ms que los Minitrminos de dos variables: m0, m1, m2, m3 (figura c). Se puede ajustar las reas del diagrama de Venn de manera que todas sean iguales conservando la caracterstica de que las reas adyacentes en el diagrama de Venn tambin lo son en la figura d, pero ahora una mitad del diagrama representa a la variable A y la otra mitad a la variable B. Puesto que cada cuadrado representa un minitrmino se puede omitir la letra m y dejar slo el subndice (figura e) siendo esta una forma del mapa de Karnaugh. En la figura f se puede observar otra forma del mapa de Karnaugh en el que la asociacin de un cuadrado de un mapa con una variable en particular, por ejemplo A, se indica como 0 para A y 1para A. Es de notar la correspondencia de los mapas de Karnaugh con las tablas de verdad ya que por cada minitrmino existe una fila en la tabla de verdad, mientras que en el diagrama existe un cuadrado; esta observacin se extiende tambin para los maxitrminos. Para simplicar una funcin lgica por el mtodo de Karnaugh se llevan a cabo los siguientes pasos: 1. Se dibuja el diagrama correspondiente al nmero de variables de la funcin a simplicar. 2. Se coloca un 1 en los cuadros correspondientes a los trminos cannicos que forman parte de la funcin en el caso de los minitrmino, mientras que cuando se trabaja con maxitrminos se pone un 0. 3. Se agrupan mediante lazos los 1 de casillas adyacentes siguiendo estrictamente las siguientes reglas: a) Dos casillas son adyacentes cuando se diferencian nicamente en el estado de una sola variable.

20

b) Cada lazo debe contener el mayor nmero de 1 posibles, siempre que dicho nmero sea potencia de 2 (1, 2, 4, etc.). c) Los lazos pueden quedar superpuestos y no importa que haya cuadrculas que pertenezcan a dos o ms lazos diferentes. d) Se debe tratar de conseguir el menor nmero de lazos con el mayor nmero de 1posibles. 4. La funcin simplicada tendr tantos trminos como lazos posea el diagrama. Cada trmino se obtiene eliminando la o las variables que cambien de estado en el mismo lazo.

2.2.4 Implementacin y aplicacin de circuitos combinacionales

La implementacin de un sistema combinacional consiste en traducir el enunciado de un problema concreto a variables y funciones booleanas cuya tabla de verdad permita encontrar un circuito lgico. Usando lgebra de Boole es posible obtener una gran variedad de equivalencias entre smbolos de puertas lgicas y diagramas de alambrado de circuitos lgicos. A continuacin se muestran slo algunas equivalencias sencillas:

Solamente hay que recordar los smbolos y su tabla de verdad, la cual se observa en la siguiente figura.

Empleando la expresin lgica de la funcin que realiza, se puede construir el circuito lgico, para realizar esto se va escribiendo a la salida de cada puerta lgica la expresin correspondiente en trminos de las entradas. Aplicaciones de los circuitos combinacionales Multiplexores

21

Codificadores Decodificadores y Demultiplexores Decodificadores excitadores. Generadores comprobadores de paridad Comparadores Binarios Circuitos sumadores Circuitos restadores.

Codificadores Un codificador tiene varias lneas de entrada, slo una de las cuales se activa en un momento dado, y produce un cdigo de salida de N bits, segn la entrada que se active. La figura es el diagrama general de un codificador con M entradas y N salidas. Aqu las entradas son activas en ALTO, lo cual significa que normalmente son BAJAS.

Codificador Decodificador Un decodificador es un circuito lgico que acepta un conjunto de entradas que representan nmero binarios y que activan solamente la salida que corresponde a dicho dato de entrada. En otras palabras, un decodificador mira a sus entradas, determina que numero binario est presente y activa la salida correspondiente a dicho nmero. Todas las otras salidas permanecern inactivas.

Decodificador de dos entradas a 4 salidas Multiplexor

22

Un multiplexor o selector de datos es un circuito lgico que acepta varias entradas de datos y permite slo a una de ellas alcanzar la salida. La direccin deseada de los datos de entrada hacia la salida es controlada por entradas de SELECCIN (que algunas veces se conocen como entradas de DIRECCIN).La figura muestra el diagrama funcional de un multiplexor general (MUX). En este diagrama las entradas y salidas se trazan como flechas anchas en lugar de lneas; esto indica que stas pueden ser una o ms lneas de seales.

Multiplexores de Demultiplexador Un multiplexor toma varias entradas y transmite una de ellas a la salida. Un De multiplexor efectala operacin contraria; toma una sola entrada y la distribuye en varias salidas. En otras palabras, el demultiplexor toma una fuente de datos de entrada y la distribuye selectivamente a uno de N canales de salida, igual que un interruptor de posiciones mltiples. En la figura siguiente se observa un de multiplexor de cuatro salidas.

Comparadores de magnitud. Es un circuito combinacional que compara dos cantidades binarias de entrada y genera salidas que indican qu palabra tiene la mayor magnitud, Menor magnitud o si son iguales. Un ejemplo de comparador de magnitud es el 74HC85, 74LS05 7485. El cual es un comparador de 4 bits. Los comparadores de magnitud comparan dos nmeros binarios sin signo de cuatro bits cada uno. Uno de ellos es la palabra A, y el otro la palabra B. En este caso, las palabras A y B representan cantidades numrica.

23

Comparador de Magnitud de 4 bits Circuitos sumadores. Un sumador es un circuito lgico que calcula la operacin suma. En los computadores modernos se encuentra en lo que se denomina Unidad aritmtico lgica (ALU).Generalmente realizan las operaciones aritmticas en cdigo binario decimal o BCD exceso 3, por regla general los sumadores emplean el sistema binario. En los casos en los que se est empleando un complemento a dos para representar nmeros negativos el sumador se convertir en un sumador-sustractor ( Adder-subtracter ). Las entradas son A, B, ; A y B, son la entrada de bits y es la entrada de acarreo. Por otra parte, la salida es S y es la salida de acarreo. En la siguiente tabla muestra los resultados de este circuito.

Circuito Restador.

24

Se realizan mediante sumadores, ya que la resta de dos nmeros es la suma de uno con el negativo del otro.

Semirestador

2.3 Lgica secuencial

A diferencia de los sistemas combinacionales, en los sistemas secuenciales, los valores de las salidas, en un momento dado, no dependen exclusivamente de los valores de las entradas endicho momento, sino tambin dependen del estado interno. El sistema secuencial ms simple es el biestable, de los cuales, el de tipo D (o cerrojo) es el ms utilizado actualmente. La mayora de los sistemas secuenciales estn gobernados por seales de reloj. A stos se los denomina "sncronos" o "sincrnicos", a diferencia de los "asncronos" o "asincrnicos" que son aquellos que no son controlados por seales de reloj. En todo sistema secuencial se encuentra: Un conjunto finito, n, de variables de entrada ( ). Un conjunto finito, m, de estados internos, de aqu que los estados secuenciales tambin sean denominados autmatas finitos. Estos estados proporcionan m variables internas ( ). Un conjunto finito, p, de funciones de salida ( ).

Los biestables y los ip ops son los bloques constitutivos de la mayora de los circuitos secuenciales. Los sistemas digitales tpicos usan biestables y ip ops que son dispositivos pre-empaquetados y especicados de manera funcional en un circuito integrado estndar. En el ambiente ASIC (Application Specic Integrated Circuit), los biestables y los ip ops son celdas tpicamente pre-denidas especicadas por el vendedor de ASIC. Sin embargo, dentro de un IC Integrated Circuit) estndar o un ASIC, cada biestable o ip op est diseado como un circuito secuencial retroalimentado mediante compuertas lgicas individuales y lazos de retroalimentacin.

2.3.1 FLIP-FLOP con compuertas.

Un circuito flip-flop puede estar formado por dos compuertas NAND o dos compuertas NOR. Estas construcciones se muestran en los diagramas lgicos. Cada circuito forma un flip-flop bsico del cual se pueden construir uno ms complicado. La conexin de acoplamiento intercruzado de la salida de una compuerta a la entrada de la otra constituye un camino de retroalimentacin. Por esta razn, los circuitos se clasifican como circuitos secuenciales asincrnicos. Cada flip-flop tiene dos salidas, Q y Q y dos entradas S (set) y R (reset). Este tipo de flip-flop se llama Flip-Flop RS acoplado directamente o bloqueador SR (SR latch). Las letras R y S son las inciales de los nombres en ingls de las entradas (reset, set).

25

2.3.2 FLIP-FLOP JK, SR, D

Los Fip-Flops son utilizados en circuitos que requieren de una realimentacin o de una memoria, y la utilidad de estos radica en que realizan el cambio a un estado siguiente en sincronismo con los pulsos de una seal de reloj, lo que no ocurre con los biestables. Es por esto que nace la necesidad de tener Fip-Flops, ya que se pueden presentar cambios en el sistema de acuerdo con las entradas, pero al mismo tiempo con una seal de reloj. Flip op S-R maestro/esclavo Se indic antes que los biestables S-R son tiles en aplicaciones de control, donde se pueden tener condiciones independientes para iniciar (poner en 1) y despejar (poner en 0) un bit de control. Si se supone que el bit de control slo cambia en ciertos momentos con respecto a una seal de reloj, entonces se necesita un ip-op S-R que, a semejanza de un biestable D, slo cambia sus salidas con cierto borde de la seal de reloj. Al igual que un biestable D, el ip op S-R slo cambia sus salidas en el borde descendente de la seal de control C. Sin embargo, el nuevo valor de salida depende de los valores de entrada, no slo durante el anco descendente, sino durante todo el intervalo en el que C est ALTO previo al anco descendente. Un posible diseo para el ip op S-R maestro/esclavo utilizando biestables S-R se muestra en la gura

Flip op J-K maestro/esclavo El problema de qu hacer cuando S y R estn activas simultneamente se resuelve con un ip op J -K maestro/esclavo. Las entradas J y K son anlogas a S y R; sin embargo, el hecho de que J est activo, activa la entrada S del biestable maestro slo si la salida Q del ip op es 1 en ese momento (o sea, Q es 0), y al activar K, se activa la entrada R del biestable maestro slo si Q es 1 en ese momento. Por lo tanto, si J y K estn activas simultneamente el ip op pasa al estado opuesto de su estado presente. Un posible diseo para el ip op J-K maestro/esclavo empleando biestables S-R se muestra en la gura.

26

Flip op D maestro/esclavo Un ip op D disparado por anco positivo combina un par de biestables D, para crear un circuito que muestre sus entradas D y cambie sus salidas Q y Q slo en el borde de ascenso de una seal Cde control. Al primer biestable se le conoce como el maestro; est abierto y sigue la entrada cuando C est bajo. Cuando C pasa a alto, el biestable maestro cierra y su salida se transere al segundo biestable, llamado el biestable esclavo. El biestable est abierto todo el tiempo que Cest alto, aunque cambia al inicio de este intervalo, debido a que el biestable maestro se cierra y no cambia durante el resto del intervalo. Un posible diseo para el ip op D maestro/esclavo haciendo uso de biestables D se muestra en la gura.

2.3.3 Diseo de circuitos secuenciales

El procedimiento para el diseo de circuitos secuenciales es ms laborioso que el de anlisis, ya que intervienen ms factores tales como: interpretacin correcta del diseo, tipo de flip-flop a emplear, asignacin de estados, etc. Los circuitos secuenciales de acuerdo a su funcionamiento pueden clasificarse como: Detectores de secuencias de cdigo. Contadores estndar y registros. Generadores de cdigo secuencial. Controladores de sistemas multi entradas. Con respecto al tipo de flip-flop empleado al diseo, cabe mencionar que para el caso de contadores de anillo y registros se prefiere el flip-flop D. El tipo T es la mejor eleccin si lo que se va a disear es un circuito contador. El JK es un flip-flop de uso general y puede usarse para cualquier diseo secuencial.

27

A continuacin se enumeran los pasos requeridos para un el diseo de un circuito secuencial. 1) Recibir las especificaciones del diseo. 2) Analizar detenidamente las especificaciones para entender la conducta operativa del circuito que se quiere disear (punto crtico). 3) Hacer un diagrama a bloques mostrando todas las entradas y salidas. 4) Desarrollar un diagrama de estados primitivo. 5) Desarrollar una tabla de estados a partir del diagrama de estados primitivos y eliminar los posibles estados redundantes o equivalentes. Entendiendo por estos ltimos todos aquellos estados en los que para entradas iguales tengan el mismo estado siguiente y la misma salida. 6) Elaborar un diagrama de estados simplificado. 7) Hacer la asignacin de estados de acuerdo a las siguientes reglas. Regla 0: El estado inicial del circuito debe asignarse a la celda 0 del mapa. Regla 1: Estados que tengan iguales estados siguientes para una condicin de entrada, debern tener asignaciones que puedan ser agrupadas en celdas lgicamente adyacentes. Regla 2: Estados que sean el estado siguiente de un estado dado, debern tener asignaciones que puedan ser agrupados en celdas lgicamente adyacentes. Regla 3: Estados que tengan salidas idnticas debern ser agrupados en celdas lgicamente adyacentes. 8) Si existiera alguna discrepancia, se deber dar preferencia a las condiciones de adyacencia que ocurran ms de una vez y a las que estn impuestas por las reglas 1 y 3. 9) La asignacin adecuada de estados nos simplificar el diseo del circuito. 10) Construir una tabla de estados utilizando la asignacin elegida. 11) Hacer los mapas de Karnaugh utilizando la tabla de estados, para la lgica del decodificador de prximo estado. 12) Hacer la eleccin de los elementos de memoria. 13) Desarrollar la lgica del decodificador de salida. 14) Hacer el diagrama lgico del diseo.

2.3.4 Aplicacin de circuitos secuenciales

En cualquier elemento que sea necesario almacenar algn parmetro, es necesario un sistema secuencial. As, cualquier elemento de programacin (o lo que es lo mismo, con ms de una funcin) necesita un sistema secuencial. Los Flips-flops son utilizados para hacer contadores, registros, son las bases de las memorias actuales, aunque ya no los tengan fsicamente incorporados. Los contadores son circuitos secuenciales que cambian de estado ante cambio de una seal de entrada evolucionando cclicamente entre un nmero concreto de estados. En los contadores sncronos la seal que marca el cambio de estado es, bsicamente, la seal de reloj. Existen muy variados tipos de contadores para aplicaciones muy diversas aplicaciones. En su visin bsica un registro paralelo de n bits realiza la misma funcin que el biestable D para 1bit, es decir, ante pulso de reloj cambia el estado para que refleje el valor de un conjunto de entradas. Dicho estado se mantiene hasta el siguiente pulso de reloj.

2.4 Familias lgicas

Las clulas fundamentales en los circuitos digitales son las puertas lgicas descritas en la unidad anterior. Existen una gran variedad de tecnologas que permiten la realizacin fsica de estas puertas. Aunque ciertamente se pueden construir puertas lgicas usando dispositivos neumticos, hidrulicos y electromecnicos, en este curso se aborda principalmente el uso de dispositivos electrnicos, y ms especialmente los dispositivos integrados, ms que los discretos.

28

La Lgica con transistores discretos tiene grandes desventajas, especialmente porque cuando se acoplan puertas en seguida de otra, las corrientes que se establecen no son siempre las mismas y cuando la red se hace grande se pueden tener grandes desequilibrios de corriente. Lo que puede llegar a hacer que las puertas no funcionen como se espera. Adems, el espacio ocupado es grande y la velocidad de respuesta no es ptima. Por lo anterior al final de la dcada de los 60's y principios de los 70's los mdulos discretos fueron reemplazados por circuitos integrados. A continuacin se describirn cinco tipos de familias de circuitos integrados, que por su aparicin en orden cronolgico stas son: DL (Lgica Diodo) RTL (Lgica Resistencia-Transistor) DTL (Lgica Diodo-Transistor) HTL (Lgica de alto umbral) ECL (Lgica de Acoplamiento de Emisor) TTL (Lgica Transistor-Transistor) MOS (Semiconductor xido Metal) PMOS (MOS tipo-P) NMOS (MOS tipo-N) CMOS (MOS Complementario) BiCMOS (CMOS Bipolar) IIL L (Lgica Inyeccin Integrada)

2.4.1 TTL
En los componentes fabricados con tecnologa TTL los elementos de entrada y salida del dispositivo son transistores bipolares. Aunque la tecnologa TTL tiene su origen en los estudios de Sylvania, fue Signetics la compaa que la populariz por su mayor velocidad e inmunidad al ruido que su predecesora DTL, ofrecida por Fairchild Semiconductor y Texas Instruments, principalmente. Texas Instruments inmediatamente pas a fabricar TTL, con su familia 74xx que se convertira en un estndar de la industria. Sus caractersticas son las siguientes: Su tensin de alimentacin caracterstica se halla comprendida entre los 4,75v y los 5,25V(como se ve un rango muy estrecho). Los niveles lgicos vienen definidos por el rango de tensin comprendida entre 0,2V y 0,8Vpara el estado L (bajo) y los 2,4V y Vcc para el estado H (alto). La velocidad de transmisin entre los estados lgicos es su mejor base, si bien esta caracterstica le hace aumentar su consumo siendo su mayor enemigo. Motivo por el cual han aparecido diferentes versiones de TTL como FAST, LS, S, etc. y ltimamente los CMOS: HC, HCT y HCTLS. En algunos casos puede alcanzar poco ms de los 250 MHz. Las seales de salida TTL se degradan rpidamente si no se transmiten a travs de circuitos adicionales de transmisin (no pueden viajar ms de 2 m por cable sin graves prdidas). TTL trabaja normalmente con 5V. Los circuitos de tecnologa TTL se prefijan normalmente con el nmero 74 (54 en las series militares e industriales). A continuacin un cdigo de una o varias cifras que representa la familia y posteriormente uno de 2 a 4 con el modelo del circuito. Con respecto a las familias cabe distinguir: TTL: Serie estndar TTL-L (low power): Serie de bajo consumo TTL-S (schottky): Serie rpida (usa diodos Schottky )

29

TTL-AS (advanced schottky): Versin mejorada de la serie anterior TTL-LS (low power schottky): Combinacin de las tecnologas L y S (es la familia ms extendida). TTL-ALS (advanced low power schottky) : Versin mejorada de la serie LS TTL-F (FAST: Fairchild advanced schottky) TTL-AF (advanced FAST): Versin mejorada de la serie F TTL-HCT (high speed C-MOS): Serie HC dotada de niveles lgicos compatibles con TTL TTL-G (GHz C-MOS): GHz ( From PotatoSemi) La tecnologa TTL se caracteriza por tener tres etapas, siendo la primera la que le nombra: Etapa de entrada por emisor. Se utiliza un transistor multi emisor en lugar de la matriz de diodos de DTL. Separador de fase. Es un transistor conectado en emisor comn que produce en su colector y emisor seales en contrafase. Driver. Est formada por varios transistores, separados en dos grupos. El primero va conectado al emisor del separador de fase y drenan la corriente para producir el nivel bajo a la salida. El segundo grupo va conectado al colector del divisor de fase y produce el nivel alto.

Esta configuracin general vara ligeramente entre dispositivos de cada familia, principalmente la etapa de salida, que depende de si son bferes o no y si son de colector abierto tres estados (ThreeState), etc. Mayores variaciones se encuentran entre las distintas familias: 74N, 74Ly 74H difieren principalmente en el valor de las resistencias de polarizacin, pero la mayora de los74LS (y no 74S) carecen del transistor multi emisor caracterstico de TTL. En su lugar llevan una matriz de diodos Schottky (como DTL). Esto les permite aceptar un margen ms amplio de tensiones de entrada, hasta 15V en algunos dispositivos, para facilitar su interface con CMOS. Tambin es bastante comn, en circuitos conectados a buses, colocar un transistor PNP a la entrada de cada lnea, para disminuir la corriente de entrada y as cargar menos el bus. Existen dispositivos de interface que integran impedancias de adaptacin al bus para disminuir las reflexiones u aumentar la velocidad. A la familia inicial 7400, o 74N, pronto se aadi una versin ms lenta pero de bajo consumo, la 74L y su contrapartida rpida, la 74H, que tena la base de los transistores dopada con oro para producir centros de recombinacin y disminuir la vida media de los portadores minoritarios en la base. Pero el problema de la velocidad proviene de que es una familia saturada, es decir, los transistores pasan de corte a saturacin. Pero un transistor saturado contiene un exceso de carga en su base que hay que eliminar antes de que comience a cortarse, prolongando su tiempo de respuesta. El estado de saturacin se caracteriza por tener el colector a menos tensin que la base. Entonces un diodo entre base y colector, desva el exceso de corriente impidiendo la introduccin de un exceso de cargas en la base. Por su baja tensin directa se utilizan diodos de barrera Schottky. As se tienen las familias 74S y 74LS, Schottky y Schottky de baja potencia. Las74S y 74LS desplazaron por completo las 74L y 74H, debido a su mejor producto retardo -consumo. Mejoras en el proceso de fabricacin condujeron a la reduccin del tamao de los transistores que permiti el desarrollo de tres familias nuevas: 74F (FAST: Fairchild Advanced Schottky Technology) de Fairchild y 74AS (Advanced Schottky) y 74ALS (Advanced Low Power Schottky) de Texas Instruments. Posteriormente, National Semiconductor redefini la 74F

30

para el caso de bferes e interfaces, pasando a ser 74F(r).Adems de los circuitos LSI y MSI descritos aqu, las tecnologas LS y S tambin se han empleado en: Microprocesadores, como el 8X300, de Signetics, la familia 2900 de AMD y otros. Memorias RAM Memorias PROM PAL, Programmable Array Logic, consistente en una PROM que interconecta las entradas y cierto nmero de puertas lgicas.

2.4.2 ECL
Pertenece a la familia de circuitos MSI implementada con tecnologa bipolar; es la ms rpida disponible dentro de los circuitos de tipo MSI. La primera familia con diseo ECL, la ECL I, apareci en el ao 62 con las primeras familias de circuitos integrados. Ya en aquella poca se trataba de la familia ms rpida (un retardo de propagacin tpico de 8ns.), y tambin, era ya, la que ms disipaba. En la actualidad puede parecer que 8 ns es mucho cuando hay circuitos CMOS que con un consumo muy bajo (sobre todo esttico) superan con creces esta prestacin, pero en realidad la tecnologa ECL tambin ha evolucionado tanto en diseo como en fabricacin, y en la actualidad se consiguen retardos netamente inferiores al nanosegundo, con un consumo alto pero no desorbitado. Como familia bipolar que es, el margen de ruido no es bueno. En este caso no slo es reducido en margen a nivel bajo, sino que tambin lo es el margen a nivel alto. Esto es consecuencia de la reducida excursin lgica. Y la razn es que para conseguir velocidad deben variar poco los valores de tensin. El principio que gua a la familia es tratar de evitar a toda costa que los transistores que configuran el circuito entren en saturacin. Por lo que las conmutaciones sern entre corte (o casi corte) y conduccin. Por lo tanto siempre vamos a tener transistores conduciendo, con lo que el consumo es continuo. Es decir no slo hay picos de corriente en las transiciones, sino que siempre tendremos un consumo apreciable en el circuito. Por otro lado la presencia de corrientes significativas en el circuito en todo momento, hace que el fan-out sea bueno. Es la forma de lgica ms rpida, ya que los dispositivos activos se las arreglan para trabajar fuera de la saturacin. Tambin se hace aun mucho ms rpida haciendo que las variaciones de seal lgicas sean aun menores (Dt=800mV), eso hace que el tiempo de carga y descarga de C de carga y parasitas sean aun menores... El circuito ECL se basa en el uso de un interruptor de direccin de corriente, que se puede construir con un par diferencial, que se polariza con un voltaje Vr y de corriente I cte ambos. La naturaleza diferencial del circuito lo hace menos susceptible a captar ruido. A diferencia de otras tecnologas (TTL, NMOS, CMOS), la ECL se alimenta con el positivo (Vcc) conectado a masa, siendo la alimentacin entre 0 y -5'2V, habitualmente. Algunas familias permiten que sea -5V, para compartir la alimentacin con circuitos TTL. Existen 2 formas conocidas, la ECL 100k y la ECL 10K, la 100k es ms rpida pero consume mayor corriente. Adems de las familias lgicas ECL I, ECL II, ECL III, ECL10K y ECL100K, la tecnologa ECL se ha utilizando en circuitos LSI: Matrices lgicas Memorias (Motorola, Fairchild) Microprocesadores (Motorola, F100 de Ferranti) Para mejorar las prestaciones de la tecnologa CMOS, la ECL se incorpora en ciertas funciones crticas en circuitos CMOS, aumentando la velocidad, pero manteniendo bajo el consumo total.

31

2.4.3 MOS
Estas familias, son aquellas que basan su funcionamiento en los transistores de efecto de campo o MOSFET. Estos transistores se pueden clasificar en 2 tipos, segn el canal utilizado: NMOS: se basa nicamente en el empleo de transistores NMOS para obtener una funcin lgica. Su funcionamiento de la puerta lgica es el siguiente: cuando la entrada se encuentra en el caso de un nivel bajo, el transistor NMOS estar en su zona de corte, por lo tanto, la intensidad que circular por el circuito ser nula y la salida estar la tensin de polarizacin (un nivel alto); y cuando la entrada se encuentra en el caso de que est en un nivel alto, entonces el transistor estar conduciendo y se comportar como interruptor, y en la salida ser un nivel bajo. PMOS: El transistor MOS se puede identificar como un interruptor controlado por la tensin de la puerta, V_G, que es la que determinar cundo conduce y cuando no. Algunas de las ventajas que tiene la tecnologa MOS, sobre las anteriores son: Bajo consumo Alta densidad de integracin

2.4.4 CMOS
Es una de las familias lgicas empleadas en la fabricacin de circuitos integrados. Su principal caracterstica consiste en la utilizacin conjunta de transistores de tipo pMOS y tipo nMOS configurados de tal forma que, en estado de reposo, el consumo de energa es nicamente el debido a las corrientes parsitas. En la actualidad, la mayora de los circuitos integrados que se fabrican utilizan la tecnologa CMOS. Esto incluye microprocesadores, memorias, procesadores digitales de seales y muchos otros tipos de circuitos integrados digitales cuyo consumo es considerablemente bajo. En un circuito CMOS, la funcin lgica a sintetizar se implementa por duplicado mediante dos circuitos: uno basado exclusivamente en transistores pMOS (circuito de pull-up), y otro basado exclusivamente en transistores nMOS (circuito de pull-down). El circuito pMOS es empleado para propagar el valor binario 1 (pull-up), y el circuito nMOS para propagar el valor binario 0 (pull-down). Vase la figura. Representa una puerta lgica NOT o inversor. Cuando la entrada es 1, el transistor nMOS est en estado de conduccin. Al estar su fuente conectada a tierra (0), el valor 0 se propaga al drenador y por lo tanto a la salida de la puerta lgica. El transistor pMOS, por el contrario, est en estado de no conduccin. Cuando la entrada es 0, el transistor pMOS est en estado de conduccin. Al estar su fuente conectada a la alimentacin (1), el valor 1 se propaga al drenador y por lo tanto a la salida de la puerta lgica. El transistor nMOS, por el contrario, est en estado de no conduccin. Otra de las caractersticas importantes de los circuitos CMOS es que son regenerativos: una seal degradada que acometa una puerta lgica CMOS se ver restaurada a su valor lgico inicial 0 1,siempre y cuando an est dentro de los mrgenes de ruido que el circuito pueda tolerar.

32

Comparacin entre las familias lgicas

2.4.5 Bajo voltaje (LVT, LV, LVC, ALVC)

Caractersticas Diseadas para trabajar con VCC pequea sin perder capacidad de carga ni empeorar los tiempos de propagacin. Hay varias subfamilias: LV, LVC, ALVC, LVT, ALVT La tensin de alimentacin tpica es VCC = 3,3V => pero las hay de tensiones de alimentacin menores.

Cada una de las familias tiene unos determinados circuitos de proteccin a la entrada y a la salida. La otra solucin, ms adecuada, pasa por utilizar familias lgicas especialmente diseadas para funcionar con tensiones de alimentacin reducidas, sin que ello suponga una prdida de capacidad de carga ni incremento de los tiempos de propagacin. Estas familias lgicas son conocidas como familias

33

lgicas de baja tensin (low voltage logic families). Dentro de las familias lgicas de baja tensin se encuentran: LV, LVC, ALVC, LVT, ALVT, AVC, LVQ, (algunos ejemplos de estos circuitos son: 74LV165, 74LVC14, 74ALVCH16272, 74LVT18502, etc.). Cada una de estas familias presenta caractersticas de velocidad, margen de tensin de alimentacin, etc. diferentes. En la tabla 2 se resumen las caractersticas ms destacables para cuatro de estas familias (LV, LVC, ALVC, LVT), clasificadas de izquierda a derecha en orden creciente de velocidad de conmutacin. Obsrvese que el margen de tensiones en el que pueden funcionar, garantizando un correcto funcionamiento, va desde 2.3 a 3.6V, siendo una tensin tpica de alimentacin 3.3V. Las familias LV, LVC y ALVC estn realizadas con tecnologa CMOS y la familia LVT con tecnologa BiCMOS.

Caractersticas ms importantes de familias lgicas de baja tensin

34