INTRODUO: O QUE RISC?

? Durante grande parte da histria dos computadores pessoais, o modelo predominante dos microprocessadores tem sido da Intel Corporation. O primeiro processador no IBM PC foi o Intel 8088. As geraes seguintes de processadores Intel foram da famlia 80X86 8086, 80286, 80386, 80486. Todos eram verses elaboradas do 8088 original, mas com desempenho melhorado de duas maneiras operando mais rapidamente ou manejando mais dados simultaneamente. O 8088, por exemplo, operava a 4,7 Mhz ou 4,7 milhes de oscilaes por segundo e alguns chips 80486 vo to rpido quanto 133 MHz. O 8088 conseguia manejar 8 bits de dados por vez, enquanto o 80486 maneja 32 bits internamente. Mas apesar das mudanas, os processadores Intel at o 80486 eram baseados em uma filosofia de projeto denominada CISC, do Ingls Complex Instruction Set Computing. O padro CISC usa comandos que incorporam muitas instrues mnimas para executar uma simples opera o. como se ele fosse uma faca que corta dados e cdigos. Ou ainda, por comparao, como um bisturi que corta pedaos cada vez menores e mais delicados de dados e cdigos. Esse bisturi chamado RISC, do Ingls Reduced Instruction Set Computing. Projetos RISC so encontrados em processadores mais novos, entre eles o DEC Alpha, o RISC 6000 da IBM, o processador Power PC e, embora a Intel no chame os processadores Pentium de chips RISC, eles tm muito em comum com o padro RISC de executar cdigos. O RISC um projeto menos complicado que usa muitas instrues mais simples para executar uma operao comparvel e em menos tempo que um processador CISC que executa uma comando maior e mais complicado. Os chips RISC podem ser fisicamente menores que os chips CISC. E pelo fato de usarem menos transistores, geralmente sua fabricao mais barata e produzem menos calor. Muitas previses vm afirmando que o futuro dos processadores caminha para um projeto RISC, e provavelmente eles estejam corretas. Mas no tem havido um movimento de venda em massa do RISC, por duas razes. A mais importante delas manter a compatibilidade com o vasto nmero de software aplicativo, desenvolvido para trabalhar com os processadores Intel CISC mais antigos. A Segunda razo que voc no recebe todos os benefcios da arquitetura RISC, a no ser que esteja usando um sistema operacional e programas que tenham sido criados e compilados especificamente para tirar vantagens das operaes RISC. a clssica situao do ovo e da galinha. Alguns fabricantes de computadores esto

oferecendo processadores RISC para se projetarem como lderes em tecnologia. Ele executam os antigos programas CISC somente atravs da emulao de um processador CISC, o que acaba negando as vantagens do RISC. Ao mesmo tempo, os criadores de software relutam em converter seus programas para verses compiladas RISC quando ainda no h muitas pessoas usando PCs baseados em RISC. Mas o Pentium mudou isso. Os tcnicos podem argumentar se o Pentium pode ser um verdadeiro chip RISC. um cmodo comprometimento. O Pentium executa antigos aplicativos e sistemas operacionais e ao mesmo tempo oferece vantagens na velocidade de programas criados especialmente para usar a capacidade do padro Pentium. E com um sistema operacional avanado como o Windows NT, voc pode colocar mais de um microprocessador Pentium no computador para dobrar o poder de processamento.

CARACTERSTICAS E FUNCIONAMENTO DA ARQUITETURA RISC O que RISC? Processadores de Conjunto Reduzido de Instrues Computacionais ('Reduced Instruction Set Computing' ou, abreviadamente RISC) so muito mais velozes do que os processadores comuns (CISC). O termo 'Conjunto Reduzido de Instrues' refere-se ao nmero de ciclos de clock que o processador leva para selecionar uma instruo. Processadores comuns levam vrios ciclos de clock para selecionar uma nica instruo. Um chip RISC, por outro lado, pode selecionar e executar uma instruo a cada ciclo de clock. RISC: Princpio de Processamento As funes de comando criadas em um processador RISC consistem de muitas instrues pequenas e individuais, que realizam apenas uma nica tarefa. O software aplicativo, que precisa ser recompilado especialmente para um processador RISC, realiza a tarefa de informar ao processador qual a combinao de seus comandos menores deve ser executada para completar uma operao maior. Todos os comandos RISC so do mesmo tamanho, e h somente uma maneira de carreg-los e armazen-los. Alm disto, uma vez que cada comando j est na forma de microcdigo, os processadores RISC no precisam de um passo extra para passar as instrues que eles recebem atravs de uma unidade que transforme os comandos complexos em microcdigos mais simples. Como resultado destas

diferenas, os comandos RISC so carregados muito mais rapidamente que os comandos CISC. Durante a compilao de software especificamente para um chip RISC, o compilador determina quais comandos no vo depender dos resultados de outros. Como estes comandos no tm de esperar por outros comandos, o processador pode executar simultaneamente at 10 comandos em paralelo. Como o processador RISC est trabalhando com comandos mais simples, seu conjunto de circuitos tambm pode ser mais simples, Os comandos RISC passam por um nmero menor de transistores em circuitos mais curtos, desta forma os comandos so executados mais rapidamente. O resultado que os processadores RISC geralmente necessitam apenas de um ciclo do relgio da CPU por instruo. O nmero de ciclos necessrios para completar uma operao inteira depende do nmero de pequenos comandos que constituem essa operao. Em uma operao comparvel, o tempo necessrio para interpretar e executar as instrues RISC bem menor que o tempo para se carregar e decifrar um comando CISC complexo e ento executar cada um de seus componentes. Resumo das Caractersticas Conjunto de Instrues Simples: a arquitetura RISC, constituda por um conjunto de instrues simples, instrues bsicas, que compem instrues mais complexas. Instrues do Mesmo Tamanho: as instrues tm sempre um nico tamanho, e uma nica maneira de execut-las. Uma Instruo por Ciclo de Mquina : todas as instrues so executadas em um nico ciclo, fazendo com que o processador execute vrias instrues ao mesmo tempo, tornando o processamento muito mais rpido Isto possvel devido a um tipo de tecnologia chamada de Pipelined, que abordaremos no prximo tpico. Pipelined: Uma Tcnica Fundamental Os projetistas de RISC se preocupam principalmente, em criar tcnicas e dispositivos que acelerem o processamento da informao. Uma dessas tcnicas o Pipelined. O Pipelined uma tcnica em que o hardware processa mais de uma instruo de cada vez. Ele no espera o trmino de uma instruo para executar outra. Em uma mquina CISC tpica, temos, basicamente, quatro fases para a execuo: busca, decodificao, execuo e escrita. Em uma mquina RISC, temos as mesmas fases, s que executadas em paralelo. Uma fase no precisa esperar a outra terminar,

para que ela se inicie. Este procedimento, no diminui o tempo de execuo da tarefa, mas melhora o processamento global. VANTAGENS E DESVANTAGENS DO RISC Vantagens Velocidade Devido a tecnologia pipelined os processadores RISC alcanam duas a quatro vezes a performance dos processadores CISC usando tecnologia de semicondutor equivalente e os mesmos valores de clock. Simplicidade do Hardware Pelo fato de um processador RISC trabalhar com instrues simples, o processador utiliza de menos espao no chip, funes extras como circuito de gerenciamento de memria e unidade aritmtica armazenada num mesmo chip. Chips menores permitem que o fabricante armazenem mais dispositivos em uma nica pastilha, o que pode baixar consideravelmente o custo. Instruo de mquina simples As instrues construdas para um processador RISC so simples e pequenas o que aumenta a sua performance. Desvantagens A transio da arquitetura CISC para arquitetura RISC pode apresentar alguns problemas devido ao fato que os engenheiros de software podem ter problemas para fazer a transio do cdigo de memria de maneira correta. Qualidade do Cdigo A performance de um processador RISC depende diretamente do cdigo gerado pelo programador. No caso de um cdigo mal desenvolvido o processador pode gastar um tempo demasiado na execuo das instrues, isto faz com que a performance de uma mquina RISC dependa em grande parte da qualidade do cdigo, gerado pelo programador. Expanso do Cdigo O fato da arquitetura CISC trabalhar com instruo nica com aes complexas e as mquinas RISC trabalharem com instruo simples a transio do cdigo pode acarretar problemas. O termo "expanso do cdigo" refere-se ao aumento de tamanho que se obtm de um programa originalmente compilado para uma mquina CISC, ter sido recompilado para uma mquina RISC. A expanso vai depender da capacidade do programador e a natureza do conjunto de instrues de mquina.

Projeto de Sistema Outra desvantagem que a arquitetura RISC apresenta o fato de requerer sistema de memria rpida para alimentar suas instrues. Tipicamente sistemas baseados nesta arquitetura costumam apresentar grande quantidade de memria cache interna, conhecida como "first-level cache", o que encarece o projeto DIFERENAS ENTRE ARQUITETURAS RISC E CISC A transio de CISC para RISC foi uma mudana radical na arquitetura. Os conjuntos de instrues foram mudados, sacrificando a compatibilidade binria para o desempenho. Reduzindo o conjunto de instrues, o processador cabia em um chip menor que permitia que os desenvolvedores aumentassem a velocidade do clock. Alm disso, o processador poderia ser pipelineado. RISC, "resolve os casos comuns mais rpidos", era o princpio que conduziu a um aumento impressionante da performance comparado com os processadores CISC. Os processadores mais adiantados tais como IBM RT, SPARCv7 e MIPS R2000 aderiram completamente ao princpio fundamental RISC. Entretanto, enquanto a tecnologia avanava para aumentar os tamanhos dos dados e aumentar a densidade do transistor, os desenvolvedores do processador RISC comearam a considerar maneiras de usar esse espao novo do chip. Alguns dos usos desse espao incluram: Registros adicionais; On-chip chaces que so cronometrados to rapidamente quanto o processador; Unidades funcionais adicionais para execuo superescalar; Instrues adicionais no-RISC (mais rpidas); On-chip aceitando operaes de ponto flutuante; Profundidade aumentada no Pipelined.

Assim, a gerao atual de processadores de desempenho elevado carrega poucas caractersticas dos processadores que iniciaram a revoluo RISC. Arquiteturas RISC Nas arquiteturas RISC a grande maioria dos processadores possuem 32 registros genricos de 32 bits para representar valores inteiros e/ou endereos de memria para alm de 32 registros de 32 bits para representao de valores em vrgula flutuante. Estes registros so considerados de uso genrico e podem ser usados explicitamente por qualquer instruo que aceda operandos de registros, com exceo de um

registro que contenha o valor ZERO, que no pode ser alterado (s de leitura). Ainda visvel ao programador est sempre tambm o apontador para a prxima instruo, o instruction pointer ou program counter. Arquiteturas CISC A existncia de um grande nmero de registros nas arquiteturas RISC, aliado evoluo da tecnologia dos compiladores dos ltimos anos (em especial, na gerao de cdigo), vem permitindo representar a maioria das variveis escalares diretamente em registro, no havendo necessidade de recorrer com tanta freqncia memria. Esta organizao no foi economicamente vivel nas geraes anteriores de microprocessadores, com destaque para a famlia da Motorola (M680x0) e, ainda mais antiga, a famlia da Intel (ix86). Estes processadores dispunham uma de um menor n de que registros e, conseqentemente, diferente organizao suportasse

eficientemente diversos mecanismos de acesso memria. No caso da famlia M680x0, o programador tinha disponvel dois bancos de 8 registros genricos de 32 bits: um para dados (D) e outro para apontadores para a memria (A), suportando este ltimo banco um variado leque de modos de endereamento memria. Apenas um dos registros (A7) usado implicitamente em certas operaes de manuseamento da stack. A famlia Intel mais complicada, por no Ter variadamente registros de uso genrico. A arquitetura de base dispe efetivamente de 4 registros para conter operandos aritmticos (A, B, C e D), mais 4 para trabalhar com apontadores para a memria (BP, SP, DI e SI) e outros 4 para lidar com uma memria segmentada (CS, DS, SS e ES; a nica maneira de uma arquitetura de 16 bits poder aceder a mais de 64K clulas de memria). Cada um destes registros no pode ser considerado de uso genrico, pois quase todos eles so usados implicitamente (isto , sem o programador explicitar o seu uso) em vrias instrues (por exemplo, os registros A e D funcionam de acumuladores em operaes de multiplicao e diviso, enquanto o registro C usado implicitamente como varivel de contagem em instrues de controle de ciclos). A situao complica-se ainda mais com a variao da dimenso dos registros na mesma famlia (de registros de 16 bits no i286 para registros de 32 bits no i386), pois o formato de instruo foi concebido para distinguir apenas operandos de 8 e de 16 bits, e um bit bastava; para garantir compatibilidade ao longo de toda a arquitetura, os novos processadores tm de distinguir operandos de 8, 16 e 32 bits, usando o mesmo formato de instruo. Diferenas entre RISC e CISC

Todos os processadores dispem de instrues de salto "de ida e volta", normalmente designados de instrues de chamada de sub-rotinas: nestas, para alm de se alterar o contedo do registro PC como qualquer instruo de salto, primeiro guarda-se o endereo de instruo que segue a instruo de salto ( e que se encontra no PC); nas arquiteturas CISC este valor normalmente guardado na stack; nas arquiteturas RISC esse valor normalmente guardado num registro. Conjunto de instrues de um processador RISC O conjunto de instrues que cada processador suporta bastante variado. Contudo possvel identificar e caracterizar grupos de instrues que se encontram presentes em qualquer arquitetura. Para transferncia de informao: integram este grupo as instrues que transferem informao entre registros e a memria (load/store), entre registros (simulado no Assembler do MIPS, e implementando com uma soma com o registro RISC), 0), ou diretamente entre entre posies e a de memria com (suportado por exemplo, no M680x0, mas no disponvel em qualquer arquitetura registros do sp stack, em incremento/decremento automtico (disponvel qualquer

arquitetura CISC, mas incomum em arquiteturas RISC); Operaes aritmticas, lgicas, ...: soma, subtrao e multiplicao com inteiros e fp, e operaes lgicas AND, OR, NOT, ShiftLeft/Right so as mais comuns; alguns processadores suportam ainda a diviso, quer diretamente por hardware, quer por microprogramao. Acesso a operandos em memria em CISC e RISC Uma das conseqncias do fato das arquiteturas CISC disporem de um menor nmero de registros a alocao das variveis escalares, em regra, a posies de memria, enquanto que nas arquiteturas RISC, a regra era a alocao a registros. Atendendo ao modelo de programao estruturada to em voga nos anos 70, ao fato da maioria das variveis escalares serem locais a um dado procedimento, e necessidade do modelo de programao ter de suportar o alinhamento e recursividade de procedimentos, as arquiteturas CISC necessitavam de um leque rico de modos de endereamento memria, para reduzir o gap semntico entre uma HLL e a linguagem mquina. Resume-se aqui, as principais diferenas entre as arquiteturas CISC e RISC, nas facilidades de acesso a operandos que se encontram em memria: CISC: grande riqueza na especificao de modos de endereamento; exemplo do i86: modo absoluto; por registro indireto (R), - (SP), (SP)+;

por registro base (Rb)+desloc8,16,32, (Rb)+(R), (Rb)+desloc8,16,32; com acessos indiretos memria, isto , com apontadores para as variveis sem memria armazenados em clulas de memria. RISC: apenas em operaes load/store e apenas 1 ou 2 modos; exemplo do MIPS: apenas (R)+desloc16. Operaes lgicas e aritmticas em CISC e RISC Duas grandes diferenas se fazem notar entre estes 2 modelos: na localizao dos operandos neste tipo de operaes, e o n de operandos que possvel especificar em cada instruo. Resumindo o que foi visto anteriormente (complementando com exemplos na aula): CISC: 1 ou mais operandos em memria (mx 1 no i86 e M68K); nem sempre se especificam 3 operandos (mx 2 no i86 eM68K). RISC: operandos sempre em registros; 3 operandos especificados (1 dest, 2 fontes). CONCLUSO A arquitetura RISC caracteriza-se por sua estrutura dinmica, simples, objetiva e de grande velocidade. Trabalhando com um conjunto de instrues curtas e simples, consegue alcanar grande performance, que faz com que suas aplicaes tenham grande potencial em Sistemas de Rede, Internet e Bancos de Dados. Mas toda arquitetura tem suas vantagens e desvantagens. Se de um lado, esta arquitetura apresenta tantas qualidades, ela pode tambm se transformar num sistema de baixa performance se no for projetado de forma correta. Seus cdigos tm de ser bem construdos e bem codificados para que se tenha alto desempenho. No geral, as mquinas baseadas nessa arquitetura, conquistam cada vez mais o mercado de alto nvel, sendo responsvel por grande parte dos sistemas de grande porte mundiais.