ndice: Introduccin Etapa 1 (JFET, Configuracin de autopolaricacin). Anlisis en continua. Estudio en alterna.

Etapa 2 (Bipolar en emisor colector comn, polarizacin mediante divisor de tensin). Anlisis en continua. Anlisis de recta de carga. Estudio de zona de corte y saturacin. Anlisis en alterna Valores reales tomados en el laboratorio con el amplificador. Etapa 3 (Configuracin de emisor seguidor) Anlisis en continua. Anlisis de recta de carga. Estudio de zona de corte y saturacin. Anlisis en alterna. Estudios de ganancias. 7) PSPICE Fichero .OUT y Grficas INTRODUCCIN: A continuacin se expondr una breve explicacin sobre como se realizar el circuito y los datos asignados al mismo efecto: El diseo es el de un amplificador de pequea seal y a frecuencias medias, con componentes discretos. El amplificador debe cumplir las siguientes especificaciones: Impedancia de entrada > 1 M. Impedancia de salida < 75 . Ganancia de tensin > 45 dB. Se alimentar con un generador de corriente continua de 12 V. 1

A tal efecto, se realizar el amplificador con tres etapas las cuales vendrn a realizarse como: La primera etapa ser realizada con un jfet, ya que se necesitar para el caso, que la impedancia de entrada sea bastante grande, logrndolo con una configuracin de autopolarizacin. Esta impedancia de entrada no se podra conseguir eficazmente con un bipolar sin deteriorar otros aspectos que se requerirn para hacer el circuito. La segunda etapa se realizar con un bipolar, en emisor comn (polarizacin mediante divisor de tensin), con el objetivo de amplificar. La tercera y ltima etapa se realizarn con otro transistor bipolar, en configuracin colector comn. A continuacin se dar una breve explicacin sobre la ganancia en voltaje a conseguir: Para obtener la ganancia propuesta, que debe ser mayor de 45 decibelios se debern realizar los siguientes clculos, a modo de aclaracin: Gv > 45 dB. DB (decibelios) = 10 log | P1 / P2 |. Potencia disipada = V^2 / R. P1 = V1^2 / R. P2 = V2^2 / R. DB = 10 log | P1 / P2 | = 10 log | (V1^2 / R) / ( V2^2 /R) | = 10 | V1^2 / V2^2 |. DB = 20 log | V1 / V2 |. Las medidas en decibelios con respecto a un miliwatio seran, a su vez: DBm = 10 log | P / 10^3 |. Las medidas en decibelios con respecto a tensiones seran: DBv = 20 log | V |. As los voltajes a alcanzar por el amplificador deberan ser superiores a: 45 = 20 log | V |; V = 177.82 voltios; El circuito multietapas a realizar es el siguiente:

ETAPA 1 (JFET, CONFIGURACIN DE AUTOPOLARIZACIN): Se ha realizado un estudio, del punto de polarizacin en alterna, teniendo en cuenta que, la condicin ms favorable para obtener la mxima excursin de seal sin distorsin es que el punto de trabajo est en el centro de la recta de carga en alterna, ya que esta en la que limita la excursin de seal. Este circuito no amplificar en demasa ( no tiene una ganancia en tensin muy grande, del orden de 2), se utilizar para adaptar la impedancia de entrada y ponerla muy alta, ya que esta viene dada solo por la Rg. El transistor utilizado para dicho circuito es el siguiente: Modelo 2n3819, cuyas caractersticas son: Pol N. Package pinout T092 F.

1 Drain (Drenador). 2 Gate (Puerta). 3 Source ( Surtidor).

Po (max.) 200 mW (T = 25 c). Vgs (th)(max.) 8 V. Vdg (max.) 25 V. Vds (max.) 25 V. Idss (min.) 2 mA. Igs (max.) 2 nA. Yps (min) 2 ms. Cgs (max.) 8 pF. Las aplicaciones de este transistor son de amplificacin en general. El circuito de esta etapa es el que a continuacin se indica: La configuracin de autopolararizacin elimina la necesidad de tener dos fuentes de cd. El voltaje controlado de compuertafuente se determina ahora por el voltaje a travs de un resisitor Rs, introduciendo en la terminal de la fuente de la configuracin, como se muestra en la figura anterior. ANLISIS EN CONTINUA: Para el anlisis en continua, los capacitores pueden reemplazarse por circuitos abiertos, y el resisitor Rg, por un equivalente de corto circuito ya que Ig = 0 A. El resultado es la red de la figura siguiente: La corriente a travs de Rs es la corriente de fuente Is, pero Is = Id, por lo que la ecuacin quedara: Vrs = Id Rs; Para la malla cerrada, tenemos que : Vgs Vrs = 0; Vgs = Vrs; Vgs = Id Rs; Se debe tener en cuenta que, Vgs es una funcin de la corriente de salida Id y no un valor de magnitud constante como ocurre para la configuracin de polarizacin fija. Las siguientes ecuaciones definirn la configuracin de la red , junto con la ecuacin de shockley, relacionando las cantidades de entrada y salida del dispositivo: Id = Idss ( 1 Vgs / Vp )^2. Vgs = Id Rs. Id = Idss ( 1 + (Id Rs ) / Vp)^2. 4

Obtenindose as la ecuacin de segundo grado: Id^2 + K1 Id + K2 = 0; La ecuacin cuadrtica, puede resolverse para la solucin apropiada de Id. Grficamente se podra hacer de la siguiente manera: Utilizando las caractersticas de transferencia del dispositivo, se tiene que: El nivel de Vds se puede determinar al aplicar la ley de voltaje de kirchoff al circuito de salida, con el resultado: Vrs + Vds + Vrd Vcc = 0. Vds = Vcc Vrs Vrd = Vcc Is Rs Id Rd. Vds = Vcc Id (Rs + Rd). Adems tenemos que: Vs = Id Rs. Vg = 0 V. Vd = Vds + Vs = Vcc Vrd. Por lo que resta solo realizar los clculos pertinentes: Primeramente se debern obtener ciertos datos a bien de resolver el circuito bien polarizado. Para ello se deber obtener la Vp y la Idss, pudindose adquirir mediante diversos mtodos: Mediante el trazador, se obtienen los valores de Vgs = 1.050V, Vds=6V, Id = 3.6 mA. O bien cogindolos del catlogo, Vp = 8, Idss = 15 mA. La ltima forma de obtenerlo es midindolo en los siguientes circuitos: Con este circuito se obtendr la medicin de la Id, para ello la Vgs est a 0V, y se medir la Id, obteniendo as su valor. Aqu, tenemos que la Id = 0A, midindose la Vcc1 para obtener as el valor de Vp. Vgs = Vcc1 |Vcc1| > |Vp|. Teniendo ya los valores de la Idss y la Vp se podrn obtener los otros valores faltantes: Vgs = Id Rs; Id = Idss ( 1 + (Id Rs ) / Vp)^2; 3.75 = 15 (1 + (3.75 Rs) / 8)^2 Rs = 1.06 K. 5

Ahora se podra hallar la Rd de dos formas, o bien fijando la ganancia a tener el circuito, que sera de la siguiente forma: V = gm (Rd // rd); V = (2 Idss / |Vp|) (Rd//rd). O bien de la siguiente forma, indicando que el circuito trabaje en zona lineal: Vds < Vgs Vp; Vds < 4 + 8 ; Vdg < Vp; Vdg < 4 Vds = Vcc Id (Rs + Rd); 4 = 12 3.75 (1.06 + Rd) Rd= 3.19 K. Obteniendo as todos los datos de los que carecamos. ESTUDIO EN ALTERNA: Clculos para pequea seal: El circuito en pequea seal queda tal que as: Las impedancias de entrada y salida sern las siguientes: Zi = Rg = 3 M. La Rg se pondr de 2 M para as tener una impedancia de entrada alta (especificada en los requisitos del circuito), ya que la impedancia de entrada solo se ve afectada por la Rg. Zo = rd // Rd => como rd >> Rd; Zo = Rd = 3.19 K. La ganancia en tensin ser: Gv = Vo / Vi = ((rd // Rd) gm Vgs) / Vgs = (Rd gm Vgs) / Vgs = Rd gm Gv = 3.19 3.75 = 11.96. Gm = 2 Idss / |Vp| = 2 15 / 8 = 3.75. El signo da negativo por estar la seal de salida, desfasada 180 con respecto a la de entrada. ETAPA 2 (Bipolar en emisor colector comn, polarizacin mediante divisor de tensin): Lo primero que hacemos es calcular la intensidad de colector y la tensin colectoremisor, en el punto de trabajo (Q), para que la amplitud de la seal sea mxima con el mnimo recorte posible. Ya que esta etapa es la que amplifica la seal (es la etapa de mayor amplificacin del circuito) y nos interesa que la seal amplificada, tenga la mayor amplitud posible sin recorte. 6

El punto de trabajo o polarizacin (Q), del amplificador de seal, se sita en el centro de la recta de carga para alterna, ya que es la mejor consideracin para la mxima excursin de seal sin corte. Esto se hace con el objeto de que la salida del amplificador no nos recorte la seal de salida. La forma de obtener este punto de trabajo, es haciendo que la mxima excursin por el pico mximo sea igual a la mxima excursin por el pico mnimo. Para ello se tiene que subir un poco ms el punto de polarizacin en la recta de carga en continua, de forma que lo situemos en el centro de la recta de carga en alterna, ya que la recta de carga en alterna es la que nos limita la excursin de seal. Se podra poner antes que esta, otra etapa, a modo de adaptador de impedancia (un emisor seguidor) de una etapa a la otra. Tambin, se podra adecuar la seal, es decir se pone a una Zi alta y una Zo baja de la 1 etapa y la 2 etapa se le mete una Zi baja y una Zo alta. Adems, tenemos que la impedancia de salida de la 1 etapa est en paralelo con la impedancia de entrada de la 2 etapa. En definitiva la adaptacin de impedancias sirve para la mxima transferencia de energa. Dado el siguiente esquema, se le dar valores adecuados a los componentes y al dispositivo para que trabaje como un amplificador de pequea seal, a frecuencias medias. La condicin de polarizacin, es la de obtener la mxima excursin de seal sin distorsin. El circuito es el siguiente: Para la realizacin y posterior montaje de dicho amplificador se utilizar un transistor tipo Q2n2222, por motivos que luego se comentarn. Las caractersticas son las siguientes: Package / pinout = T018 c. Ic (mx.) = 800 mA. P (mx.) = 500 mW. T = 25 C. Vceo (mx.) = 40 V. Vcbo (mx.) = 75 V. Hfe (min.mx.) = 100300 = . Ic = 150 mA. Vce = 10 V. Fr (typ.) = 300 Mhz. Las aplicaciones de dicho transistor son, en general, para propsitos de interrupcin de alta velocidad. El patillaje del transistor es el siguiente:

Donde: Emisor. Base. Colector. Y cuyos valores obtenidos en el medidor de transistores son: Ic = 1.96 mA. Ib = 10 uA. Para una Vce = 6 V. = 196. Anlisis en continua: A continuacin se empezarn a realizar los clculos tericos en continua, para as poder obtener las incgnitas, cuyos valores nos darn la posibilidad de hacer el circuito correctamente. Para ello eliminaremos todos los generadores de alterna y realizaremos un estudio de polarizacin en DC. Adems, simplificaremos el circuito realizando thevenin, para as facilitarnos los clculos: Cuyo equivalente en thevenin es: Y cuyos valores se han obtenido gracias a: Rth = R1 // R2 = (429 42.9 ) / (429 + 42.9) = 39 K Vth = Vcc R2 / R1 + R2 = 12 42.9 / ( 429 + 42.9) = 1.09. Se har un breve inciso sobre la resistencia Rc, a modo de aclaracin: Como la RL est en paralelo con Rc, esta ltima coger el valor de 1K o algo menor, por que al estar las dos en paralelo el resultado es menor que la ms pequea de las dos, adems, la Rc debe ser ms o menos igual o menor que la RL ya que para la mxima transferencia de potencia, la Zout debe ser igual a la Zin del circuito siguiente. Ms adelante se realizar otro breve inciso sobre el tema. Seguiremos con el anlisis en continua: Se supondr el transistor en activa, ya que no puede ser de otro modo para una amplificacin ptima Vbe = 0.7 V. Se aplicarn las leyes de kirchoff, para as, obtener resultados: La primera se realizar en el circuito de entrada, cogiendo la malla de baseemisor: Vth = Ib Rth + Vbe; Ib = (Vth Vbe) / Rth; La segunda se realizar en el circuito de salida, cogiendo la malla de colectoremisor: 8

Vce = Vc = Vcc Ic Rc; Ya que al ser Ve = 0, la Vc ser igual a la Vce Vce = Vc Ve. Adems, teniendo las siguientes ecuaciones se podrn obtener el resto de las intensidades del transistor: Ic = Ib; Ie = Ib + Ic; Para la obtencin de las dos resistencias que polarizarn el circuito se tendr en cuenta la siguiente ecuacin: R1 = 10 R2; Y tambin, el punto de trabajo ( Vce, Ic), cuyo objetivo es hallar el centro de la recta de carga, para que el amplificador no distorsione. Se ve que el transistor est claramente en activa, ya que: Vbe = 0.7 V> 0 V Vbc = Vb Vc = 0.7 6 = 5.3 V < 0 V. Esto se halla gracias a los valores conseguidos en la recta de carga, que a continuacin explicaremos: Anlisis de la recta de carga: Donde: VceQ = Vcc IcQ Rc. IcQ rc (IcQ rc) + (IcQ Rc) = Vcc; sabiendo que rc = Rc // RL. IcQ (Rc + rc) = Vcc. Vcc (IcQ Rc) = IcQ rc. Vcc IcQ Rc = IcQ (RL Rc) / (RL + Rc). 1150.75 363.6 Rc 1.96 Rc^2. Rc = 3.06 K. Rc = 188.77 K. Como una resistencia no puede ser negativa, cogemos los 3.06 De esta manera, se observa que la excursin a la salida ser prcticamente la amplitud de la recta de carga en continua siendo sta la mxima que se puede obtener.

Al mismo tiempo, se puede comprobar que cuanto menor sea el nivel RC // RL, mayor ser la pendiente y por tanto menor ser la ganancia de voltaje en alterna. Dicho de otra forma, si fijamos un valor de Rc, tenemos que cuanto menor sea RL, menor ser la ganancia. (IcQ Rc) + VceQ = Vcc. VceQ = Vcc (IcQ Rc) = 12 (1.96 3.06) = 6. Ib = Ic / = 1.96 / 196 = 0.01 mA. A continuacin sacaremos los valores de las dos resistencias R1, R2: Ib = (Vth Vbe) / Rth = (((Vcc / R2) R2) Vbe) / ((R1 R2) / (R1 + R2)) Como tenemos el valor de Ic podemos obtener la intensidad de base: Ib = Ic / = 2.5 /196 = 12.7 A Una vez obtenida la intensidad de base, podemos sustituir los valores en la ecuacin anterior despejar R2. 12.7 = (((12 R2) / (R1 + R2)) 0.7) / ((R1 R2) / (R1 + R2)) 12.7 ((R1 R2) / (R1 + R2)) = (((12 R2) / (R1 + R2)) 0.7) Si consideramos que R1 = 10 R2 tenemos que: R2 = 33.87 K. Como sabemos la R2 tenemos establecida una relacin entre R1 R2 que es la siguiente: R1 = 10 R2 = 338.7 K. La recta de carga en alterna es la siguiente: IcQ = 1.96 mA. VceQ = 6 V: Ic = Ic(t) + IcQ. Vce = Vce(t) + VceQ. Vce(t) = Ic(t) (Rc // RL). Vce VceQ = (Ic IcQ) (Rc // RL). Vce = (Ic + IcQ) (Rc // Rl) + VceQ. Se calcular la intensidad de colector para saturacin y tensin de colectoremisor para el corte, para poder establecer la recta de carga en continua; los clculos son los siguientes: Zona de corte: 10

Vce = (Ic + IcQ) (Rc // Rl) + VceQ; Donde Ic = 0 por estar en corte, entonces queda que: Vce = IcQ (Rc // RL) + VceQ; como Rl es la impedancia de entrada de la etapa3, tenemos que Zi3 = 95.894. Vce = 13.2 V. Zona de saturacin: Vce = (Ic + IcQ) (Rc // RL) + VceQ; Donde Vce = 0 por estar en saturacin: Ic = (IcQ (Rc // RL) + VceQ) / (Rc // RL) = IcQ + VceQ / (Rc // RL). Como Rl = Zi3 = 95.894. Ic = 5.09 mA. Tambin se podra calcular la pendiente de la recta de carga mediante: Tg = 1 / ( Rc // RL). Vth = Vcc R2 / (R1 + R2) Vth = Ib Rth + Vbe Uniendo las dos ecuaciones tenemos que: Vcc R2 / (R1 + R2) = Ib Rth + Vbe Como R1 = 10 R2; lo sustituimos en la ecuacin y queda que: R2 = 33.87 K. R1 = 338.7 K. As se obtendrn los valores de thevenin y las dems tensiones que faltan: Rth = R1 R2 / (R1 + R2) = 30.79 K. Vth = Vcc R2 ( R1 + R2) = 1.09 V. Y de aqu salen los valores de la Vbe, Vce y de las intensidades del transistor: Vbe = Vth Ib Rth = 0.7 V Vce = Vc = Vcc Ic Rc = 12 6 = 6 V. Ic = Ib = 1.96 mA. Ie = Ib + Ic = 1.97 mA. As, por tanto se ve que, efectivamente, el transistor est en activa, y el punto de trabajo es el Vce (Q), Ic (Q) = (6 V, 1.96 mA). 11

Otro punto a tener en cuenta son los condensadores, que deben ser altos, nosotros se los hemos puesto de 10 uf. Hemos obtenido la Vce e Ic, de donde podemos calcular la potencia que ser el producto de ambas y que valdr 0.012 W. La potencia que obtenemos nos sirve para escoger el transistor apropiado, adems de comprobar que sea compatible con la tensin de colectoremisor y colectorbase. Para nuestro caso, y revisando el catlogo de transistores podemos coger el transistor Q2n2222, a cuyas caractersticas me pueden valer para el diseo: Q2n2222 A = 196 (100 300); Vcb (mx.) = 75 V. Vce (mx.) = 40 V. Ic (mx.) = 800 mA. Pw (mx) = 500 mW. Nuestro objetivo es obtener la mxima excursin de seal a la salida. Esta me viene delimitada por la recta de carga en alterna, por tanto, tenemos que hacer que la pendiente de la recta de carga de alterna sea lo ms parecida posible a la recta en continua. Para ello resolvemos el circuito en alterna: Vce = Ic (Rc // RL); Ic = iC + ic iC = Ic ic; Vce vce = (Ic ic) (Rc // RL) Vce = vce + ic (Rc //RL) iC (RC // RL); Hemos obtenido la ecuacin de la recta en alterna y tenemos que la pendiente de esta es 1 / (Rc // RL). De esta forma tan solo hay que igualar ambas pendientes y tenemos que: Para Vce = 0; Ic = ic + Vce + Vce / (Rc // RL); Para Ic = 0; Vce = vce + ic (Rc // RL); 1 / Rc = 1 / (Rc // RL) ; Rc = Rc // RL, de donde RL = 1K y por tanto Rc << RL para que se cumpla la igualdad. De esta forma, se podra fijar la resistencia de colector a unas 10 veces menor que la resistencia de carga, obteniendo la Rc, que sera entorno a unos 100 o 200 . La mxima excursin de seal a la salida sin distorsin viene dada por la menor diferencia entra Vce (Q) y el eje de Ic, en nuestro caso 6 V y el punto de corte de la recta de carga en alterna 9 V. Aplicando lo dicho tenemos que 9 6 = 3 V.

12

Este ltimo es el menor y es el que limita la mxima excursin de seal a la salida y que en nuestro caso, y en las condiciones de diseo, habamos impuesto que esta fuese entre la zona de saturacin y de corte aproximndose a la recta de carga en continua. Anlisis en alterna: Eliminaremos las fuentes en continua y sustituiremos el transistor por su modelo de pequea seal (modelo de transconductancia): Tenemos que la ro esta en circuito abierto al ser muy grande (casi infinito) A partir de ah se hallaran todos los valores: Re = Vt / Ie = 26 / 1.97 = 13.19. R = re = 196 13.19 = 2586.8 Vo = Io (Rc // RL) = Ib (Rc // RL); ya que como ro es infinito, el circuito esta abierto; Vo = 5.8 V. Iin = Vin / Zin = 20 / 12.82 = 1.56 A continuacin hallaremos las impedancias, tanto de entrada como de salida y las ganancias, tanto las de tensin como la de intensidad: Impedancia de entrada: Zin = Rth // re = 30 // 196 13.19 = 29.6. Impedancia de salida: Zout = Rc = 3.06K. Ganancia de tensin: Gv = Vo / Vi = Ib Rc / re Ib = Rc / re = 3.09 / 13.19 = = 234. Ganancia de intensidad: Gi = Io / Ii = 2.94 / 1.56 = 1.88. Una vez obtenidos todos los valores solicitados y como suplemento al diseo del amplificador, vamos a calcular la mxima tensin Vi en alterna que se puede aplicar a la red para la zona activa: Sabemos que en pequea seal la tensin de baseemisor debe ser menor a 10mV; Vbe<10 mV. Atendiendo al modelo de pequea seal, tenemos que la tensin Vbe=Vi<10 mV. La otra condicin para que el transistor este en activa es que la tensin de basecolector sea mayor que cero. Para ello, la tensin de colector debe ser mayor a la tensin de base y por tanto: Vbc > 0 13

Vc > Vb = 0.7 V; por tanto Vc (t) + Vc > Vb y obtenemos la inecuacin Vc(t)>0.76. Para resolver esta ecuacin, tenemos que resolver Vc (t) en funcin de Vi(t) y para ello tomamos: Vc (t) Vo V0 / Vi (t) = Gv Por tanto Vc (t) = Gv Vi(t) Sustituimos en las ecuaciones dadas y obtenemos que: Vc (t) > 0.7 6; Gv Vi (t) > 5.3; Vi (t) < 5.3 / 234 = 0.022 mV. Siendo esta la tensin mxima que se puede aplicar a la entrada del amplificador en alterna. Por tanto, para la tensin que se aplica desde el generador, con Vi = 20 mV, se podr trabajar con el amplificador sin ningn problema y para cualquier tensin de entrada menor a 0.022 mV. VALORES REALES TOMADOS EN EL LABORATORIO CON EL AMPLIFICADOR: Estudio en continua: Ie = mA. Ib = mA. Ic = mA. Vbe = V. Vce = V. Ve = V. Vb = V Vc = V Vbc = V. Estudio en alterna: Iin = mA. Iout = mA. Impedancias y ganancias: 14

Ganancia de tensin: Gv = Vo / Vi = . Ganancia de corriente: Gi = Io / Ii = . Impedancia de entrada: Zin = >Rth [Author:A] / re = K. Impedancia de salida: Zout = Rc = K. A modo de aclaracin se dir que las impedancias se han tomado de la siguiente forma: La impedancia de salida se ha medir poniendo en paralelo a la resistencia de carga (RL) un potencimetro, el cual se va regulando hasta obtener la mitad de la tensin que haba en las bornas de la resistencia. A continuacin se saca el potencimetro y se mide el resultado en un polmetro, el cual nos dar el valor de la impedancia de salida. La impedancia de entrada se medir igual, solo que esta vez se pondr el potencimetro a la entrada del circuito y en serie. ETAPA 3 (Configuracin de emisor seguidor): Esta etapa se realiza para adecuar la impedancia de salida, pedida para realizar el circuito. Esta debe ser menor a 75 . La etapa viene dado por el siguiente circuito: A modo de aclaracin se realizar una explicacin de cmo funciona dicha configuracin: Cuando la salida se toma desde el terminal del emisor del transistor, la red recibe el nombre de emisor seguidor. El voltaje de salida siempre es un poco menor que la seal de entrada, debido a la cada de la base al emisor, aunque la aproximacin V = 1 casi siempre es satisfactoria. A diferencia del voltaje de colector, el voltaje de emisor est en fase con la seal Vi. Esto es, tanto Vo como Vi alcanzan sus valores pico positivo y negativo al mismo tiempo. El hecho de que Vo siga la magnitud de Vi con una relacin en fase, explica el uso de la terminologa emisor seguidor. En realidad, puesto que el colector est conectado a tierra en el anlisis de ca, sta es de hecho una configuracin de colector comn. La configuracin de emisor seguidor se utiliza a menudo con propsitos de acoplamiento de impedancia. Presenta una elevada impedancia en la entrada, as como un valor bajo en la salida, lo que es por completo opuesto a la configuracin estndar de polarizacin fija. El efecto resultante es muy similar al que se obtiene con un transformador, donde la carga se acopla a la impedancia de la fuente para la transferencia mxima de potencia a travs del sistema. A continuacin se realizarn los clculos del punto de polarizacin y recta de carga en alterna: 15

Lo primero que hacemos es calcular la intensidad de colector y la tensin colector emisor, en el punto de trabajo (Q), para que la amplitud de la seal de salida sea mxima con el mnimo recorte posible. Ya que esa etapa es la que se va a situar a la salida del amplificador (para obtener, como hemos dicho antes, una impedancia de salida baja) y nos interesa que la seal amplificada, tenga la mayor amplitud posible sin recorte. El punto de trabajo o polarizacin (Q), del amplificador de seal, se sita en el centro de la recta de carga para alterna, ya que es la mejor consideracin para la mxima excursin de seal sin recorte. Esto se hace con el objetivo de que la salida del amplificador no nos recorte la seal de salida. La forma de obtener este punto de trabajo, es haciendo que la mxima excursin por el pico mximo sea igual a la mxima excursin por el pico mnimo. Para ello se tiene que subir un poco ms el punto de polarizacin en la recta de carga en continua, de forma que lo situemos en el centro de la recta de carga en alterna, ya que la recta carga en alterna es la que nos limita la excursin de seal. A continuacin se expondrn las rectas de carga, tanto en continua como en alterna: Vce(t) = Ic rc. VceQ = Vcc (IcQ Re). Vcc = Ib Rb + Ie Re. Ic = Ie. Ic = Ib. Ie = Ic + Ib. La grfica sera tal que as: Como rc = Re, tenemos que: (IcQ rc) + (IcQ Re) = Vcc. IcQ (Re + rc) = Vcc. IcQ = Vcc / (rc + Re) = 12 / ( 1 + 1 ) = 6 mA. A continuacin se hallar el valor de VceQ: (IcQ + Re) + VceQ = Vcc. VceQ = Vcc ( IcQ Re ) = 12 (1 6 ) = 6 V. Al tener Ic y Vce podremos obtener, acto seguido todas las otras incgnitas: Ic = Ib . Ib = Ic / = 6 / 204 = 0.0294 mA = 204. 16

Y teniendo que el transistor va a estar en activa Vbe = 0.7 V. Ib Rb + Vbe + Ve = Vcc; Ib Rb = Vcc Vbe Ve; Rb = (Vcc Vbe Ve) / Ib. Rb = (12 0.7 6) / 0.0294 = 180.272 K. Para la recta de carga en alterna sera: Tenemos que los valores de intensidad de colector en el punto de trabajo y de tensin colectoremisor en el punto de trabajo son: IcQ = 6mA. VceQ = 6 V. Con lo que tenemos que: Ic = Ic(t) + IcQ. Vce = Vce(t) + VceQ. Vce(t) = Ic(t) rc. Vce VceQ = (Ic IcQ) rc. Vce = (Ic + IcQ) rc + VceQ. Para poder calcular la intensidad de colector en alterna, se deben hallar la intensidad de colector en saturacin y la tensin de colectoremisor para el corte: Zona de corte: Vce = (Ic + IcQ) rc + VceQ; donde Ic = 0 por estar en corte. Vce = 0 rc + IcQ rc + VceQ; Vce = IcQ rc + VceQ =6 1 + 6 = 12 V. Vce = 12 V. Zona de saturacin: Vce = (Ic + IcQ) rc + VceQ; donde Vce = 0 para que est en saturacin 0 = Ic rc + IcQ rc + VceQ. Ic = IcQ + ( VceQ / rc). Ic = 6 + 6 / 1 = 12 mA. Ic = 12 mA. La grfica en alterna quedara as:

17

Como se puede ver en el esquema y en los clculos de la recta de carga anteriores, la recta de carga en alterna coincide con la recta de carga en continua, esto es debido a que no tiene el circuito amplificador una resistencia de carga (RL) a la salida. La pendiente de la recta de carga y dems clculos se podran haber realizado tambin como: Tg = 1 / rc. A continuacin se realizar el estudio de la etapa en alterna, en pequea seal, que queda de la siguiente manera: Ic = Ie = 6 mA. Ie = ( + 1) Ib. Impedancia de entrada: Zi = Rb // Zb. Zb = re + ( + 1) Re; Zb = (re + Re) = 204 ( 4.3 + 1) = 204.8772. Determinaremos re = 26 / Ie = 26 / 6 = 4.3 . re = 204 4.3 = 883.9 . Por lo que la impedancia de entrada queda que es: Zi = Rb // Zb = 180.272 // 204.8772 = 95.894 K. Impedancia de salida: La impedancia de salida se describe mejor escribiendo primero la ecuacin para la corriente Ib. Ib = Vi / zb. Y luego al multiplicar por ( + 1) para establecer Ie, es decir: Ie = ( + 1) Ib = ( + 1) Vi / Zb. Al sustituir por Zb obtenemos que: Ie = (( +1) Vi ) / ( re + ( + 1) Re). Ie = Vi / ( re + Re). Obtenindose la configuracin siguiente: Para determinar Zo, Vi se hace igual a cero: Zo = Re // re. Puesto que Re es generalmente mucho ms grande que re, se aplica con frecuencia la siguiente aproximacin: 18

Zo = re. Zo = 4.3 . Ganancia de tensin: Aplicando la regla del divisor de voltaje tenemos que: Vo = (Re Vi) / ( Re + Vi). V = Vo / Vi = Re / ( Re + re). Ya que Re es comnmente mucho mayor que re, Re + re = Re: V = Re / Re = 1. Ganancia de intensidad: Ib = (Rb Ii ) / ( Rb + Zb). Ib / Ii = Rb / ( Rb + Zb). Io = Ie = ( + 1) Ib. Io / Ib = ( + 1). De modo que: i = Io / Ii = (Io / Ib ) ( Ib / Ii). i = ( +1) Rb / ( Rb + Zb). i = ( Rb ) / ( Rb + Zb) = (204 180.272) / (180.272 + 204.8772) = 95.483. i = V Zi / Re. ANALISIS CON PSPICE A continuacin de adjunta el esquema y las graficas ms representativas de la practica, con el fin de poder comprobar de forma visual los resultados obtenidos de forma tericos para despus compararlos con las obtenidas en el laboratorio. Esquema. El esquema del circuito se ha realizado mediante un programa de esquemticos tipo ORCAD.

19

Fichero .OUT. Tras ejecutar PSPICE, el programa nos facilita una primera informacin en el fichero .OUT, el cual ya ha sido comentado en el Anexo nmero 1 de las practicas de PSPICE de esta misma asignatura. **** 01/06/2000 10:46:37 ******** NT Evaluation PSpice (July 1997) ******* AMPLIFICADOR CON TRES ETAPAS **** CIRCUIT DESCRIPTION ************************************************************************** VIN 1 0 AC 10M SIN(0 10M 1K) C1 1 2 3.3U RG 2 0 3.3MEG J1 4 2 3 J2N5457 .MODEL J2N5457 NJF(VTO=6 BETA=0.138M) RS 3 0 1K CS 3 0 100U RD 4 5 2.33K C2 4 6 3.3U

20

VCC 5 0 12 R1 5 6 344K R2 6 0 34.4K Q1 8 6 0 Q2N2222 .MODEL Q2N2222 NPN (BF=200 IS=4E15) RC 8 5 2.43K C3 8 9 3.3U RB 9 5 151.54K Q2 5 9 10 Q2N2222 RE 10 0 1K C4 10 11 3.3U RL 11 0 15K .OP .TRAN 1.000U 5.000M 0 .AC DEC 101 10 10.000K .PROBE .END _ **** 01/06/2000 10:46:37 ******** NT Evaluation PSpice (July 1997) ******* AMPLIFICADOR CON TRES ETAPAS **** BJT MODEL PARAMETERS ************************************************************************** Q2N2222 NPN IS 4.000000E15 BF 200

21

NF 1 BR 1 NR 1 **** 01/06/2000 10:46:37 ******** NT Evaluation PSpice (July 1997) ******* AMPLIFICADOR CON TRES ETAPAS **** Junction FET MODEL PARAMETERS ************************************************************************** J2N5457 NJF VTO 6 BETA 138.000000E06 **** 01/06/2000 10:46:37 ******** NT Evaluation PSpice (July 1997) ******* AMPLIFICADOR CON TRES ETAPAS **** SMALL SIGNAL BIAS SOLUTION TEMPERATURE = 27.000 DEG C ************************************************************************** NODE VOLTAGE NODE VOLTAGE NODE VOLTAGE NODE VOLTAGE ( 1) 0.0000 ( 2) 30.45E06 ( 3) 2.0995 ( 4) 7.1081 ( 5) 12.0000 ( 6) .7023 ( 8) 5.9614 ( 9) 7.1542 ( 10) 6.4274 ( 11) 0.0000 VOLTAGE SOURCE CURRENTS NAME CURRENT VIN 0.000E+00 VCC 1.104E02 TOTAL POWER DISSIPATION 1.33E01 WATTS **** 01/06/2000 10:46:37 ******** NT Evaluation PSpice (July 1997) ******* AMPLIFICADOR CON TRES ETAPAS

22

**** OPERATING POINT INFORMATION TEMPERATURE = 27.000 DEG C ************************************************************************** **** BIPOLAR JUNCTION TRANSISTORS NAME Q1 Q2 MODEL Q2N2222 Q2N2222 IB 1.24E05 3.20E05 IC 2.49E03 6.40E03 VBE 7.02E01 7.27E01 VBC 5.26E+00 4.85E+00 VCE 5.96E+00 5.57E+00 BETADC 2.00E+02 2.00E+02 GM 9.61E02 2.47E01 RPI 2.08E+03 8.09E+02 RX 0.00E+00 0.00E+00 RO 1.00E+12 1.00E+12 CBE 0.00E+00 0.00E+00 CBC 0.00E+00 0.00E+00 CJS 0.00E+00 0.00E+00 BETAAC 2.00E+02 2.00E+02 CBX 0.00E+00 0.00E+00 FT 1.53E+18 3.94E+18 **** JFETS NAME J1 MODEL J2N5457 ID 2.10E03 VGS 2.10E+00

23

VDS 5.01E+00 GM 1.08E03 GDS 0.00E+00 CGS 0.00E+00 CGD 0.00E+00 _ **** 01/06/2000 10:46:37 ******** NT Evaluation PSpice (July 1997) ******* AMPLIFICADOR CON TRES ETAPAS **** INITIAL TRANSIENT SOLUTION TEMPERATURE = 27.000 DEG C ************************************************************************** NODE VOLTAGE NODE VOLTAGE NODE VOLTAGE NODE VOLTAGE ( 1) 0.0000 ( 2) 30.45E06 ( 3) 2.0995 ( 4) 7.1081 ( 5) 12.0000 ( 6) .7023 ( 8) 5.9614 ( 9) 7.1542 ( 10) 6.4274 ( 11) 0.0000 VOLTAGE SOURCE CURRENTS NAME CURRENT VIN 0.000E+00 VCC 1.104E02 TOTAL POWER DISSIPATION 1.33E01 WATTS JOB CONCLUDED TOTAL JOB TIME .35 Graficas Grfica de seal de entrada

24

Grafica de tensin de salida

25

En estas grficas se puede observar de forma visible el nivel de amplificacin que se obtiene en este circuito, ya que las escales en cada grfica son distintas Anlisis en frecuencia

26

En esta grfica se observa que para frecuencias medias, la ganancia permanece constante, ya que la mxima ganancia se obtiene a partir de los 50Hz, cumpliendo el circuito los requisitos solicitados.

27

28

29

30

31

32

33

34