Questes Questo 1 Aps a ligao de um computador so executadas tarefas na seguinte sequncia: Boot do Sistema Operacional, Teste do hardware configurado

(POST) e Carga do IPL Carga do IPL, Teste do hardware configurado (POST) e Boot do Sistema Operacional Teste do hardware configurado (POST), Carga do IPL e Boot do Sistema Operacional Nota: 0,50

Carga do IPL, Boot do Sistema Operacional e Teste do hardware configurado (POST)

Teste do hardware configurado (POST), Boot do Sistema Operacional e Carga do IPL

Questo 2 As memrias DDR-SDRAM (Double Data Rate) tm como caracterstica principal: O sincronismo da transferncia de dados com o clock da placa-me A transferncia de dados em rajadas (bursting) A utilizao de memrias estticas A taxa de transferncia com o dobro da frequncia de clock A taxa de transferncia do dobro de dados na mesma frequncia de clock Questo 3 As memrias dinmicas (DRAM) possuem a seguinte caracterstica: Alta Velocidade (Baixo tempo de acesso) No necessitam de pulso 'refresh' Custo (US$/MB) mais alto que as memrias SRAM

Nota: 0,50

Nota: 0,50

Alta compactao (B/mm2) Alto consumo de energia e dissipao de calor Questo 4 As memrias estticas (SRAM) so utilizadas principalmente em: Memrias Double Data Rate Memrias FLASH EPROM Registradores e Memria CACHE Memria RAM Memria ROM Questo 5 A memria EEPROM (ou E2PROM): Tem a responsabilidade de efetuar o POST (Power-On Self Test) Possui a configurao real do hardware Tem a responsabilidade de efetuar o carregamento do IPL (Initial Program Load) Pode ser apagada com utilizao de luz ultravioleta do tipo "hardwired" Questo 6 Nota: 0,50 Nota: 0,50 Nota: 0,50

Um chip de memria DRAM (Linha/Coluna) possui pinos A0 at A9 e D1 at D4. Isto significa que possui:

Capacidade de 1 KB e memrias de 4 bits. Capacidade de 1 MB e memrias de 4 bits Capacidade de 16 B e memrias de 10 bits Capacidade de 1 GB e memrias de 4 bits

Capacidade de 1 MB e memrias de 8 bits Questo 7 A diviso dos endereos de memria em RAS (Row Address Strobe) e CAS (Column Address Strobe) serve para: Diminuir o tamanho do barramento de endereo Aumentar a performance de leitura ou escrita na memria RAM Aumentar o tamanho do barramento de endereo Diminuir o tamanho do barramento de dados Permitir o controle eficaz da transferncia dos dados para a memria RAM Questo 8 Nota: 0,50 Nota: 0,50

Sem considerar a metodologia de endereamento matricial linha/coluna, qual o tamanho mximo de uma memria RAM se o sistema possui 16 linhas no barramento de endereo?
[

256 MB 512 MB 64 KB 32 KB 16 KB Questo 9 Nota: 0,50

Uma processador de 64 bits utiliza a metodologia QUAD e foi instalado em uma placa-me configurada para 800 MHz. Qual a 'Taxa de Transferncia' mxima deste processador?
[

6400 MB/s 25600 MB/s 102400 MB/s 51200 MB/s 25600 MB/s

Questo 10
[

Nota: 0,50

O pino WE em um chip de memria DRAM serve para: Habilitar a escrita na memria Habilitar a leitura na memria Ativar (ACTIVE) o chip Ligar a tenso de alimentao no chip Ligar a tenso de referncia no chip Questo 11 Nota: 0,50

Considerando a metodologia de endereamento matricial linha/coluna, qual o tamanho mximo de uma memria RAM se o sistema possui 16 linhas no barramento de endereo?
[

256 MB 512 MB 4 GB 64 KB 16 KB Questo 12 O conceito da 'Localidade Espacial' justifica a utilizao da memria CACHE: Porque o espao utilizado pela memria CACHE menor do que pela memria RAM Porque se um dado for utilizado pela memria RAM provavelmente os dados existentes em sua proximidade tambm o sero Porque se um dado for utilizado pela memria RAM provavelmente ser utilizado novamente Porque os blocos de memria RAM so enviados para um espao definido na memria CACHE Nota: 0,50

Porque a memria CACHE utiliza o critrio LRU para substituio de dados Questo 13 O "Mapeamento Direto" de memria CACHE tem a seguinte desvantagem: Os barramentos de dados e endereo ligam diretamente a memria CACHE memria RAM Uma certa quantidade de endereos de memria RAM s pode ser armazenada no mesmo local na memria CACHE Os dados so transmitidos diretamente da memria CACHE para a memria RAM Os dados so transmitidos diretamente da memria RAM para a memria CACHE Uma certa quantidade de endereos de memria CACHE s pode ser armazenada no mesmo local na memria RAM Questo 14 A poltica de escrita na memria CACHE denominada "Write Back" consiste em: Atualizar a memria RAM todas as vezes que a memria CACHE for alterada Atualizar a memria CACHE todas as vezes que a memria RAM for alterada Atualizar a memria RAM apenas com os dados contidos na memria CACHE marcados com "bit atualiza" = 1 Atualizar a memria RAM apenas com os dados contidos na memria CACHE marcados com "bit atualiza" = 0 Atualizar a memria CACHE apenas com os dados contidos na memria RAM marcados com "bit atualiza" = 1 Questo 15 A metodologia 'Bursting' consiste em: Sincronizar a troca de dados entre a UCP e a memria RAM atravs dos pulsos de clock Permitir a transferncia do dobro de dados na mesma frequncia de clock Transmitir as requisies de leitura ou gravao a qualquer momento por meio do sinal de sincronismo Nota: 0,50 Nota: 0,50 Nota: 0,50

Enviar o endereo 'coluna' (CAS) seguido por vrios endereos 'linha' (RAS) Enviar o endereo 'linha' (RAS) seguido por vrios endereos 'coluna' (CAS) Questo 16 A latncia de CAS : O intervalo de tempo (clock) entre o envio do endereo, especificamente o CAS, e o recebimento do dado O intervalo de tempo (clock) entre o envio do endereo, especificamente o RAS, e o recebimento do dado O intervalo de tempo (clock) entre a ativao do chip (ACTIVE) e o recebimento do dado O intervalo de tempo (clock) entre a "limpeza" do barramento de endereo (PRECHARGE) e o recebimento do dado O intervalo de tempo (clock) entre a ativao do chip (ACTIVE) e a habilitao real do chip permitindo o recebimento dos comandos Questo 17 Nota: 0,50 Nota: 0,50

O algoritmo LRU de substituio de dados na memria CACHE um dos mais utilizados. Sua caracterstica descartar os blocos da memria CACHE: Aleatoriamente Menos acessados Seguindo uma fila Sem uso h mais tempo De menor endereo Questo 18 Quais so as caractersticas dos 'Registradores'? Custo Alto, Tempo de Acesso Alto, Capacidade Alta Custo Alto, Tempo de Acesso Baixo, Capacidade Alta Nota: 0,50

Custo Alto, Tempo de Acesso Alto, Capacidade Baixa Custo Baixo, Tempo de Acesso Baixo, Capacidade Baixa Custo Alto, Tempo de Acesso Baixo, Capacidade Baixa Questo 19 Qual dos dispositivos de memria citados abaixo do tipo 'Acesso Direto'? Disco Magntico (HD) Fita Magntica Memria RAM Memria CACHE Memria ROM Questo 20 Os protocolos baseados na poltica "Write Invalidate": Atualizam sempre a memria RAM aps alterao na memria CACHE Atualizam a memria RAM no momento da substituio dos dados na memria CACHE, se houve alterao nos mesmos Podem ser classificados em "Directory Protocols" ou "Snoopy Protocols" Utilizam o bit "ATUALIZA" Classificam os blocos da memria CACHE em MODIFIED, EXCLUSIVE, SHARED ou INVALID Nota: 0,50 Nota: 0,50