DEGEM SYSTEMS

CURSO EB-220

Manual del Estudiante

LECCINES DE LABORATORIO

Copyright 1996 propiedad I.T.E. Innovative Technologies in Education. Todos los derechos reservados. Este libro o cualquiera de sus partes no deben reproducirse de ninguna forma sin el permiso escrito previo de I.T.E. Esta publicacin esta basada en la metodologa exclusiva de Degem Systems. Con el inters de mejorar sus productos, los circuitos, sus componentes y los valores de estos pueden modificarse en cualquier momento sin notificacin previa.

Primera edicin en espaol impresa en: Segunda edicin en espaol impresa en: Tercera edicin en espaol impresa en:

1996 2002 2005

Cat. No. 9031322005 (SPN, DEGEM)

TABLA DE CONTENIDO

Lesin 1 Compuertas Lgicas CMOS I Lesin 2 Compuertas Lgicas CMOS II Lesin 3 Compuertas Lgicas CMOS III Lesin 4 Compuertas DTL NAND I Lesin 5 Compuertas DTL NAND II Lesin 6 Compuerta Inversora TTL I Lesin 7 Compuerta Inversora TTL II Lesin 8 Compuerta ECL NOR Lesin 9 Combinacin de Diferentes Familias Lesin 10 Diagnostico Preparacin Lesin 11 Diagnostico Prueba Lesin 12 Maratn de Diagnostico LECCIN No. 1: COMPUERTAS LOGICAS CMOS - I OBJETIVOS Tras completar esta leccin, estar capacitado para:

1-1 EB-220 2-1 3-1 4-1 5-1 6-1 7-1 8-1 9-1 10-1 11-1 12-1
1-1

1. Saber cmo se construyen las compuertas inversoras CMOS, NAND y NOR. 2. Conocer las caractersticas de la familia lgica CMOS. DISCUSION En esta leccin aprender acerca de transistores y compuertas CMOS. Las principales ventajas que ofrecen los dispositivos CMOS respecto de dispositivos bipolares comparables (DTL, LPS, TTL, ECL, HCL) son: 1. Menor disipacin de potencia.

2. Amplia gama de tensiones (3 a 18 V). 3. Alta impedancia de entrada. 4. Alta inmunidad al ruido. Por otro lado, debido a su alta sensibilidad a las descargas elctricas, los dispositivos CMOS requieren de mucho cuidado al manipularlos. Los circuitos CMOS son, por lo general, ms lentos que los circuitos bipolares. Un resistor de 100W est conectado en serie con la lnea VDD del circuito (en la plaqueta EB-220), permitiendo medir la corriente sin desconectar la fuente de alimentacin.

EB-220

1-2

AUTOEXAMEN Estudie los dos siguientes circuitos:

Cules son las funciones lgicas de los circuitos mostrados en la pantalla anterior? 1: NAND, 2: NOT 1: NOT, 2: NAND 1: NOR, 2: NOT 1: NAND, 2: NOR Dibuje en su cuaderno las conexiones que deben efectuarse en la plaqueta para implementar las compuertas lgicas mostradas en las figuras.

EB-220

1-3

EQUIPO Para realizar este experimento se requiere el siguiente equipo: Bastidor EB-2000 Plaqueta EB-220 Juego de cordones de puenteo DL-20 Osciloscopio de doble trazo DMM (multmetro digital)

PROCEDIMIENTO 1. Conecte la plaqueta EB-220 en las guas del bastidor EB-2000 y verifique la conexin. 2. Estudie el diagrama circuital de la compuerta NOT.

3. Arme el circuito como se indica. VIN 0 1 VOUT

Nota: puede usar las fichas de masa y de +5 V para generar los niveles lgicos. 4. Mida la salida para una entrada lgica 0. Lleve la entrada a 1 lgico, y anote los resultados en la siguiente tabla.

EB-220

1-4

VIN (V) 0 1 2 2.2 2.5

VOUT (V)

VIN (V) 2.8 3 4 5

VOUT(V)

5. Conecte un voltmetro a PS-1. Lleve la salida a 0 V. Conecte PS-1 a VIN del circuito lgico. Vare continuamente la tensin de entrada entre 0 y 5 V. Mida y anote las tensiones de salida. 6. Dibuje su cuaderno la caracterstica de transferencia esttica (VOUT en funcin de VIN) del inversor. 7. Estudie el diagrama circuital de la compuerta NAND.

8. Conecte el circuito como se indica.

EB-220

1-5

9. Mida y anote los niveles lgicos de salida (no las tensiones) para todas las combinaciones posibles de las entradas. Nota: puede usar las fichas de masa y de +5 V para generar los niveles lgicos. V1 0 0 1 1 V2 0 1 0 1 VOUT

10. Estudie el diagrama de circuito de la compuerta NOR.

11. Arme el circuito de acuerdo al esquema.

EB-220

1-6

12. Mida los niveles lgicos de salida (no tensiones) para todas las C combinaciones de las entradas. VC 0 0 0 0 1 1 1 1 VB 0 0 1 1 0 0 1 1 VA 0 1 0 1 0 1 0 1 VOUT

13. Vuelva a conectar el circuito inversor.

14. Mida las tensiones drenaje-fuente y compuerta-fuente de ambos MOSFETs, para entradas 0" y "1". Anote los resultados en la tabla. INPUT 0 1 VDSn V mV VGSn mV V VGSP V mV VDSP mV V

15. Intente medir la corriente consumida por el circuito inversor cuando la entrada est en 0 lgico o en 1 lgico. Calclela midiendo la cada de tensin en bornes del resistor R11. Es posible medir la tensin? S. No.

EB-220

1-7

16. Intente medir la corriente de entrada del circuito inversor que ha construido (conectando un miliampermetro digital en serie con la entrada). Mida la corriente cuando la entrada est conectada a 0 y 1 lgicos. Es posible medir corrientes? No. S.

EB-220

2-1

LECCIN No. 2: COMPUERTAS LOGICAS CMOS - II OBJETIVOS Tras completar estas actividades experimentales, Ud. estar capacitado para describir las caractersticas de la familia lgica CMOS. EQUIPO Para realizar este experimento se requiere el siguiente equipo: Bastidor EB-2000 Plaqueta EB-220 Juego de cordones de puenteo DL-20 Osciloscopio de doble trazo DMM (multmetro digital) Generador de seales con salida TTL PROCEDIMIENTO 1. Conecte la plaqueta EB-220 en las guas del bastidor EB-2000 y verifique la conexin. 2. Estudie el diagrama circuital.

EB-220

2-2

PRUEBA DE LA CARGA - Carga resistiva 3. Conecte el circuito inversor como se muestra en la figura:

4. Conecte la salida TTL/CMOS del generador de seales a la entrada del inversor. Lleve la frecuencia del generador de seales a 100 kHz. 5. Mida la tensin de CC en bornes del resistor R11, y anote sus resultados. Tensin en bornes de R11:___________ mV 6. Lleve la frecuencia del generador de seales a 50 kHz. 7. Mida y anote la tensin de CC en bornes del resistor R11. Tensin en bornes de R11:___________ mV 8. Lleve la frecuencia del generador de seales a 100 kHz y conecte un osciloscopio a la salida del inversor. Mida el tiempo de cada de la seal de salida e ingrese el valor obtenido. Tiempo de cada (salida del inversor): ________seg

EB-220

2-3

9. Mida con el osciloscopio las tensiones de los niveles lgicos en la salida del inversor, cuando se aplican 0 y 5 Voltios a la entrada del inversor. TENSION "1" (V) TENSION "0" V CARGA NINGUNA R13 a TIERRA R13 a 5V CMOS 10. Conecte el resistor R13 entre la salida del inversor y tierra y vuelva a medir. 11. Conecte el resistor R13 entre la salida del inversor y la fuente de alimentacin de +5V y vuelva a medir. 12. Construya otro inversor con un segundo par de transistores CMOS. Conecte la salida del primer inversor a la entrada del segundo inversor. Use el osciloscopio para medir la tensin de salida del primer inversor. EXPERIMENTO CON UNA COMPUERTA INVERSORA HCT 13. Estudie el diagrama del circuito HCT.

14. Conecte el circuito como se muestra en la figura.

EB-220

2-4

15. Conecte la salida TTL/CMOS del generador de seales en la entrada G1, y ajuste su frecuencia a 100 kHz. 16. Mida con un osciloscopio el tiempo de cada de la seal de salida. Es posible medir el tiempo de cada? S. No. 17. Mida las tensiones de 0 lgico y 1 lgico que aparecen en la salida OUT3 del inversor. NIVEL "1" (V) NIVEL "0" (V) CARGA NINGUNA R13 a TIERRA R13 to 5V 18. Conecte el resistor R13 entre la salida OUT3 del inversor y tierra, y vuelva a medir. 19. Conecte el resistor R13 entre la salida OUT3 del inversor y la tensin de alimentacin de +5 V. Vuelva a medir.

EB-220

3-1

LECCIN No. 3: COMPUERTAS LOGICAS CMOS - III OBJETIVOS Esta leccin contiene preguntas de repaso que examinarn sus conocimientos acerca de los temas tratados en las lecciones anteriores: Compuertas Lgicas CMOS (I + II). PREGUNTAS de RESUMEN 1. Cundo es mxima la corriente consumida por el circuito CMOS? En el estado de "0" lgico. En el estado de "1" lgico. Durante las transiciones. 2. Ha logrado Ud. medir la corriente de entrada a la compuerta CMOS? No. La corriente de entrada es demasiado alta para poder ser medida. No. La corriente de entrada es menor que la resolucin del multmetro. S. La corriente es 0.2 A. S. La corriente es 20 mA. 3. Cules son los puntos de trabajo (VDS e ID) del transistor NMOS del inversor, en ambos estados de salida? En "0": VDS = 0, En "0": VDS = 5V, En "0": VDS = 0, En "0": VDS = 5V, ID = 0.En "1": VDS = 5V, ID 0. ID=0.1AEn "1": VDS = 5V, ID 0. ID = 0. En "1": VDS = 5V, ID=0.2A. ID0.En "1": VDS = 0, ID=0.

4. Cules son los puntos de trabajo (VDS e ID) del transistor PMOS del inversor, en ambos estados de salida? Note que la corriente consumida es muy baja en ambos estados del inversor. En "0": VDS = 0, En "0": VDS 5V, En "0": VDS = 0, En "0": VDS = 5V, ID = 0.En "1": VDS 5V, ID 0. ID=0.1AEn "1": VDS 5V, ID 0. ID = 0. En "1": VDS = 0, ID=0.2A. ID0.En "1": VDS = 0, ID=0.

EB-220

4-1

LECCIN No. 4: COMPUERTAS DTL NAND - I OBJETIVOS Una vez completadas estas actividades de laboratorio, Ud. conocer: 1. La operacin de la compuerta NAND. 2. Las caractersticas de la Familia DTL. DISCUSION En la familia DTL, los diodos de entrada implementan las funciones lgicas y el transistor controla el nivel de salida. El llamado fan-out es el nmero mximo de entradas que se pueden conectar a la salida de la compuerta. La familia DTL no se usa ms. La hemos mencionado para mostrar cmo trabaja una etapa de salida con una resistencia de elevacin, y tambin para presentar un circuito de dos entradas. DTL es la base de muchas otras familias lgicas. AUTOEXAMEN Estudie el siguiente circuito:

En los siguientes clculos suponga que: VICE sat = 0.2 V, VIBE sat = 0.7 V VIBE (umbral de conduccin) = 0.5 V tpico = 70, Vt diodo = 0.6 V, Vd encendido = 0.7 V

EB-220

4-2

Calcule la tensin de salida OUT1 para todas las cuatro combinaciones posibles de las entradas IN1 e IN2, y demuestre que el circuito implementa la funcin lgica NAND. IN1 IN2 Tensin de Salida Nivel Lgico

0 0 1 1

0 1 0 1

Si desea ejecutar un ejercicio que trata acerca de los niveles lgicos bajo distintas condiciones de operacin, oprima el icono de Aplicacin en la esquina inferior derecha de la pantalla. La salida de una compuerta DTL se halla en "0". El transistor de salida debe ser capaz de drenar hasta 1.05 mA de cada compuerta conectada en etapa siguiente. Cuando el transistor de salida entra en saturacin, Ic = 42 mA. Dados estos valores, calcule el fan-out N de la compuerta DTL (suponga = 70). N = 12 N = 38 N = 63 N = 22 EQUIPO Para realizar este experimento se requiere el siguiente equipo: Bastidor EB-2000 Plaqueta de circuito impreso EB-220 Juego de cordones de puenteo DL-20 Osciloscopio de doble trazo DMM (multmetro digital)

PROCEDIMIENTO 1. Conecte la plaqueta EB-220 en las guas del bastidor EB-2000 y verifique la conexin.

EB-220

4-3

2. Estudie el diagrama del circuito de la compuerta DTL NAND.

3. Conecte el circuito DTL como se muestra en la figura:

4. Fije los valores lgicos en las entradas IN1 e IN2 conectndolos a masa o a +5 V, segn se requiera. 5. Mida la tensin de salida para las cuatro posibles combinaciones de IN1 e IN2, y anote los resultados en la tabla.

EB-220

4-4

IN1

IN2

Tensin de Salida

Nivel Lgico

0 0 1 1

0 1 0 1

6. Desconecte la entrada IN2 y mida la corriente que circula a travs de D1, para IN1 = 0 e IN1 = 1. Para entrada "0", I = ________mA Para entrada "1", I = ________mA 7. Mida la tensin VCE para 0 y para 1 en la salida (R3 desconectado). Para salida "0" VCE = ________ mV Para salida "1", VCE = ________ V 8. Conecte IN1 a la tensin de entrada de lgica 1, e IN 2 a la tensin de entrada de onda cuadrada de 100 kHz (use la salida TTL/CMOS del generador de seales). Conecte OUT1 al osciloscopio y mida el tiempo de subida. Con R3 desconectado, el tiempo de subida es: = ________ seg Con R3 conectado el tiempo de subida es: = ___________ seg Conecte R3 en paralelo con R4 y verifique el cambio en la seal de salida. 9. Conecte la salida OUT1 al circuito de carga DTL/TTL LOAD (la entrada del circuito de carga est en el ctodo de D5). NOTA: En este estado operamos el circuito con una carga similar a una etapa DTL.

EB-220

4-5

10. Mida la corriente entre OUT1 y el circuito de carga cuando OU1 = 0 y OUT1 = 1. Si la entrada vale "1", la corriente es: = ________ mA Para una entrada "0", la corriente es: = ________ mA 11. Conecte una onda cuadrada a IN2, como en el paso 8. Compare la tensin de salida con la obtenida en ausencia de carga. 12. Conecte R6 en paralelo con R5.

EB-220

4-6

13. Mida la corriente de salida, y antela. Compare el efecto de esta carga sobre la seal de salida. NOTA: Cuando R6 est conectado en paralelo con R5, la carga del circuito equivale a 14 entradas DTL. Para entrada "1", la corriente es: = ________ mA Para entrada "0", la corriente es: = ________ mA

EB-220

5-1

LECCIN No. 5: COMPUERTAS DTL NAND - II OBJETIVOS Esta leccin contiene preguntas de repaso que examinarn sus conocimientos sobre los temas tratados en la leccin anterior: Compuertas DTL NAND I. PREGUNTAS de RESUMEN 1. El resistor conectado entre el colector de Q1 y Vcc es denominado resistor elevador (o de "pull-up"). En nuestro circuito, el resistor elevador es implementado tanto por R4 como por R3||R4. Al disminuir R3, ____________ el tiempo de subida y ___________ la corriente consumida desde la fuente de alimentacin. Aumenta, Aumenta. Aumenta, Disminuye. Disminuye, Aumenta. Disminuye, Disminuye. 2. Cmo afectar el capacitor C1 al tiempo de subida de la seal de salida? C1 desacelera el tiempo de subida de la seal de salida. C1 acelera el tiempo de subida de la seal de salida. C1 no afecta el tiempo de subida de la seal de salida.

3. Continuar el circuito operando correctamente despus de conectar en la salida una carga equivalente a 14 circuitos de entrada (R16)? No, el circuito no opera normalmente. S, el circuito opera normalmente.

EB-220

6-1

LECCIN No. 6: COMPUERTA INVERSORA TTL - I OBJETIVOS Una vez completadas estas actividades de laboratorio, Ud. estar capacitado para saber: 1. Cmo trabaja un circuito inversor. 2. Las caractersticas de la familia lgica TTL. DISCUSION La familia TTL (Lgica Transistor-Transistor) es una familia lgica muy popular. Es la base de muchas otras familias lgicas (LSTTL, ALSTTL, F etc.). Las modernas familias lgicas CMOS, tales como HC y HCT, fueron inspiradas por desarrollos de la familia TTL. En este circuito tenemos un circuito de actuacin que incluye un componente activo. Esta etapa de salida es denominada ttem. AUTOEXAMEN Estudie el circuito que se muestra a continuacin:

Calcule la corriente suministrada al circuito por la fuente de alimentacin, en ambos estados, si se conecta una etapa idntica a la salida. Oprima el icono de Sugerencia para obtener ms datos. Para la salida "0" la corriente es: = ________ mA Para salida "1" la corriente es: = ________ mA

EB-220

6-2

EQUIPO Para realizar este experimento se requiere el siguiente equipo: Bastidor EB-2000 Plaqueta de circuito impreso EB-220 Juego de cordones de puenteo DL-20 Osciloscopio de doble trazo DMM (multmetro digital)

PROCEDIMIENTO 1. Conecte la plaqueta EB-220 en las guas del bastidor EB-2000 y verifique la conexin. 2. Estudie el diagrama del circuito.

3. Conecte el circuito TTL como se muestra en la figura para cargar la salida de la compuerta:

EB-220

6-3

4. Conecte IN3 a las fichas de masa y de +5V de la plaqueta EB-220, y anote el valor de VOUT2 en ambos estados lgicos. VOUT2 Nivel de Entrada 0 1 5. Mida el consumo de corriente del circuito, la corriente de entrada en IN 3, y la corriente de carga de salida en ambos estados lgicos. Anote los resultados en la tabla (preste atencin al signo de la corriente!). Nivel de Entrada Corriente alim. Corriente entrada mA mA Corriente salida mA Tension V Nivel Logico

6. Mida los parmetros de trabajo de Q2 y las tensiones de salida para las entradas 0 y 1.

EB-220

6-4

ENTRADA "0" ENTRADA "1"

Ic Vce Ic Vce

TRANSISTOR Q2 lin = mA mV lin = mA V

Vout V mV

Mida los parmetros de trabajo de Q 3 y las tensiones de salida para las entradas 0 y 1. ENTRADA "0" ENTRADA "1" Ic Vce Ic Vce TRANSISTOR Q3 IR8 = mA mV IR8 = mA V Vout V mV

7. Conecte R6 en paralelo con R5 y mida las tensiones para los dos niveles lgicos de la salida. Para "1" V = ________ mV Para "0" V = ________ V

8. Conecte una seal de onda cuadrada de 100 kHz desde la salida del generador de seales TTL/CMOS a IN3. 9. Mida y anote el tiempo de subida de la seal de salida. T(subida) de la salida = ________
EB-220

seg
6-5

10. Desconecte R6 desde la carga, y verifique su efecto sobre los niveles de tensin de salida. El nivel lgico "0" es reducido en: = ________ V 11. Conecte la salida al resistor R13 (1K), en vez del circuito de carga. Conecte el segundo terminal de R13 a masa. Cmo afecta esta carga a la seal de salida? El nivel lgico "1" es reducido en: = ________ V

EB-220

7-1

LECCIN No. 7: COMPUERTA INVERSORA TTL - II OBJETIVOS Esta leccin incluye preguntas de repaso que examinarn sus conocimientos de los temas tratados en la leccin anterior: Compuertas Inversoras TTL - I. PREGUNTAS de RESUMEN Compare el consumo de corriente medido con el consumo de corriente calculado en la leccin anterior. Si la diferencia es significativa, intente determinar la causa. Similar (dentro del 20%). Diferente (fuera del 20%). Segn nuestros clculos, la corriente en el estado "0" vale 3.3 mA, y la corriente en el estado "0" es 1.05 mA. Sus mediciones no deberan diferir en ms del 10% de estos valores. 1. Calcule el consumo de corriente del circuito, suponiendo que la mitad del tiempo la entrada est en estado "1" y la otra mitad del tiempo en estado "0". 4.4 mA. 3.3 mA. 12 mA. 2.18 mA. 2. Por qu aument la tensin de salida correspondiente al nivel lgico 0, cuando se conectaron en paralelo las 14 etapas de salida? Aumenta la corriente de la fuente de alimentacin. El transistor de salida consume ms corriente y el transistor se satura menos. El transistor de salida consume menos corriente y el transistor se satura ms. Aumenta la resistencia del transistor de salida.

EB-220

8-1

LECCIN No. 8: COMPUERTA ECL NOR OBJETIVOS En esta leccin, Ud. se familiarizar con las caractersticas de la compuerta ECL NOR. DISCUSION El circuito ECL que usaremos en este experimento es parte de un circuito integrado 10102 ECL. Este componente contiene cuatro compuertas NOR de dos entradas. Los terminales estn numerados en el 10102 del modo mostrado a continuacin.

La compuerta inferior (que posee dos salidas) ser usada para obtener tensiones cuyos niveles lgicos son los generalmente usados en circuitos ECL. Esta compuerta est marcada en la plaqueta como G 2. Los niveles lgicos en la salida de G2 se usan para analizar la compuerta ECL NOR marcada G 3 en la plaqueta. AUTOEXAMEN Utilice el icono de Sugerencia para contestar la siguiente pregunta: 1. Cules son los valores de VCC1, VCC2 y VEE recomendados por el fabricante? VCC1 = ________ V VCC2 = ________ VEE = ________ V V

EB-220

8-2

2. Al suministrar estas tensiones al componente, cules son las tensiones de salida de los niveles lgicos 0 y 1? Para "0" : _______ V Para "1" : _______ V 3. Suponga que aplicamos las siguientes tensiones de alimentacin: VCC1= VCC2 = 5V, VEE = 0. Qu tensiones de salida corresponden a los niveles lgicos? Para "0" : _______ V Para "1" : _______ V EQUIPO Para realizar este experimento se requiere el siguiente equipo: Bastidor EB-2000 Plaqueta de circuito impreso EB-220 Juego de cordones de puenteo DL-20 Multmetro digital (DMM)

PROCEDIMIENTO 1. Conecte la plaqueta EB-220 en las guas del bastidor EB-2000 y verifique la conexin. 2. Estudie el diagrama circuital de la compuerta NOR diferencial de dos salidas ECL (G2).

EB-220

8-3

3. Conecte el circuito ECL como se muestra en la figura:

4. Mida las tensiones para los niveles lgicos "0" y "1" en la salida ECL. Para "0" : _______ V Para "1" : _______ V 5. Conecte el DMM como ampermetro como se muestra en la animacin.

EB-220

8-4

6. Mida la corriente requerida para operar las cuatro compuertas del circuito integrado, si todas las entradas se hallan en estado lgico "0". La corriente es: _______mA 7. Conecte seales de lgica 1 y 0 a G 3 (desde las salidas de G2). Mida y anote las tensiones y los niveles lgicos para las cuatro combinaciones posibles de entrada. IN5 Tensin (V) Nivel lgico 0 0 1 1 PREGUNTAS de RESUMEN 1. Calcule el consumo de potencia del circuito, y la potencia consumida por cada compuerta en el estado lgico 0 (divida por 4 la potencia total): Consumo de potencia del circuito: _______ mW Consumo de potencia por cada compuerta: _______ mW 2. Opera la compuerta correctamente como compuerta NOR? S. No. Tensin (V) IN6 Nivel lgico 0 1 0 1 OUT4 Tensin Nivel (V) lgico 1 0 0 0

EB-220

9-1

LECCIN No. 9: COMBINACION DE DIFERENTES FAMILIAS OBJETIVOS En este experimento, Ud. estudiar cmo se conectan entre s compuertas de diferentes familias lgicas. DISCUSION Las familias lgicas TTL, DTL y CMOS utilizan los mismos niveles de tensin: un 0 lgico est usualmente entre 0 V y 0.8 V, y un 1 lgico est usualmente entre 2.2 V y 5.0 V. Por lo general, la interconexin entre estas dos familias lgicas y sus derivados es una tarea sencilla. En algunos casos, el fan-out de ciertas familias lgicas CMOS puede limitar la capacidad de excitacin a una o dos compuertas lgicas. Los niveles lgicos de tensin usados en la familia ECL son diferentes a los usuales. Por ello esta familia no puede ser combinada directamente con otras familias: se necesitan circuitos especiales de traduccin para adaptar los niveles lgicos. En este experimento, estudiaremos cmo los circuitos TTL, DTL y CMOS se interconectan entre s. AUTOEXAMEN 1. Basndonos en la experiencia adquirida, es posible conectar varias compuertas DTL o TTL a la salida de un componente CMOS? S, es posible, ya que el CMOS puede drenar cualquier corriente. No es posible, ya que el componente CMOS slo puede drenar una cantidad limitada de corriente. 2. Es posible conectar varias etapas de CMOS a una salida TTL o DTL? S, es posible ya que la compuerta CMOS no consume una corriente significativa. No, es imposible, ya que la compuerta CMOS consume corriente, y los niveles de tensin sern afectados.

EB-220

9-2

EQUIPO Para realizar este experimento se requiere el siguiente equipo: Bastidor EB-2000 Plaqueta de circuito impreso EB-220 Juego de cordones de puenteo DL-20 Multmetro digital (DMM)

PROCEDIMIENTO 1. Conecte la plaqueta EB-220 en las guas del bastidor EB-2000 y verifique la conexin. 2. Estudie el diagrama del circuito:

3. Conecte el circuito como se muestra en la figura:

EB-220

9-3

4. Verifique las tensiones de nivel lgico en la salida del inversor CMOS para los niveles lgicos 0 y 1. Para entrada lgica "0" : ______V Para entrada lgica "1" : ______ mV 5. Conecte ahora R6 en paralelo con R5, y mida las tensiones para ambos niveles lgicos en la salida, para entradas 0 y 1. Para la entrada lgica "0" : ______V Para la entrada lgica "1" : ______ V 6. Conecte la entrada del inversor CMOS a la salida del inversor TTL, como se muestra en la figura.

7. Suministre niveles lgicos 1 y 0 a la entrada del inversor TTL, y verifique los niveles de la tensin de salida del inversor TTL. Para entrada lgica "0" : ____V Para la entrada lgica "1" : ____mV

EB-220

9-4

8. Estudie este circuito CMOS de tres compuertas cargado.

9. Conecte el circuito de modo que el inversor TTL sea cargado por tres compuertas CMOS inversoras.

10. Mida las tensiones de salida de las compuertas TTL y CMOS cuando a sus entradas se aplican los niveles lgicos 0 y 1. Para la entrada lgica "0" : _______V Para la entrada lgica "1" : _______mV

EB-220

9-5

PREGUNTAS de RESUMEN 1. Un circuito donde una compuerta CMOS excita cinco compuertas CMOS, funcionar correctamente? S. No. 2. La familia lgica HCT CMOS puede suministrar la corriente de salida requerida. Un circuito en el que una compuerta TTL es cargada por una compuerta CMOS, funcionar normalmente? S. No.

EB-220

10-1

LECCIN No. 10: DIAGNOSTICO DE FALLAS - PREPARACION OBJETIVOS En esta Leccin, Ud. diagnosticar fallas en la plaqueta EB-220, como preparacin para la prueba de diagnstico y la maratn de diagnstico de las siguientes lecciones. DISCUSION En esta prctica, Ud. diagnosticar los circuitos incluidos en la plaqueta EB-220. Se usarn todos los circuitos (excepto los componentes ECL). Los componentes ECL no son usados debido a que usan valores de tensin no estndar para representar los niveles lgicos. Estudie el diagrama en bloques del circuito de diagnstico.

Las fallas son localizadas probando cada etapa del sistema bajo prueba con el fin de determinar si las tensiones de salida o cualquier otro parmetro es similar a los valores que presenta el sistema durante operacin normal. Un modo de diagnosticar fallas consiste en ir midiendo a partir de las entradas. Se compara la seal de cada etapa con la esperada, y al hallarse una discrepancia se localiz la avera. Otro posible mtodo es comenzar a medir desde la salida, avanzando en sentido contrario al flujo de la seal. Tras aislar la etapa en donde se sospecha que se halla la falla, se puede tomar una serie de mediciones dentro de la misma para hallar el subsistema o componente averiado. En esta leccin Ud. realizar una serie de mediciones que lo prepararn para los ejercicios que deber resolver ms adelante.

EB-220

10-2

EQUIPO El equipo que se precisa para este experimento es: Bastidor EB-2000 Plaqueta de circuito impreso EB-220 Juego de cordones de puenteo DL-20 Multmetro digital (DMM)

PROCEDIMIENTO 1. Conecte la plaqueta EB-220 en las guas del bastidor EB-2000 y verifique la conexin. 2. Estudie el circuito.

3. Conecte el circuito como se muestra en la figura.

EB-220

10-3

4. Conecte las entradas lgicas a IN2 e IN4 (como fue descrito previamente, IN1 est desconectado en el circuito TTL y por eso est en lgica 1). 5. Compruebe la operacin del circuito. IN2 0 0 1 1 IN4 0 1 0 1 OUT

6. Mida la tensin en los puntos de prueba listados en la tabla y anote los resultados. Repita las mediciones para las cuatro combinaciones posibles de IN2 e IN4. IN2 0 0 1 IN4 0 1 0 OUT V V V OUT3 CMOS OUT2 OUT1 PIN 9 V mV V V ----V mV mV V V V mV VR2 mV mV mV IN1 mV mV V

mV

mV

mV

7. Conecte a IN2 una seal TTL/CMOS de 100 kHz. 8. Conecte alternativamente un 0 lgico y un 1 lgico a IN4. 9. Para ambas condiciones, mida las formas de onda en las salidas OUT 1 y OUT2 y dibuje sus diagramas de tiempos. Sugerencia: Primero decida cules son las fases relativas de las formas de onda en el diagrama?

EB-220

11-1

LECCIN No. 11: DIAGNOSTICO - PRUEBA OBJETIVOS Tras una breve discusin acerca de cmo se diagnostican averas, Ud. ser interrogado mediante cuatro fallas que sern insertadas aleatoriamente. DISCUSION En esta Leccin se evalan sus habilidades de diagnstico. Ud. necesitar los valores de los puntos de prueba y las formas de onda que ha medido en la Leccin anterior. Estudie el circuito que Ud. ya arm y conect.

El procedimiento adecuado para diagnosticar averas consiste en recorrer el circuito, midiendo las tensiones clave y comparndolas a las tensiones que presentara el circuito en operacin normal. El nodo al que se halla conectado un componente defectuoso presentar una tensin distinta a la esperada. Para aislar el componente averiado, deber medir en las proximidades del nodo del que se sospecha. En el modo de Prueba, la unidad EB-2000 inserta automticamente, al azar, una de cuatro posibles fallas. Cuando halle Ud. la avera, seleccione la descripcin ms adecuada de la tabla de fallas. Si Ud. no localiza la falla dentro de los 20 minutos, la descripcin correcta ser resaltada en la pantalla. Se permiten hasta tres intentos. Cada intento incorrecto reducir su calificacin en ocho (8) puntos.

Si Ud. localiza todas las fallas, sin equivocarse nunca, dentro de los 20 minutos, recibir Ud. un adicional de cuatro (4) puntos.
EB-220 11-2

EQUIPO Para realizar este experimento se requiere el siguiente equipo: Bastidor EB-2000 Plaqueta de circuito impreso EB-220 Juego de cordones de puenteo DL-20 Multmetro digital (DMM)

Descripcin de Fallas Si el circuito no est conectado, conctelo como se muestra en la figura:

EB-220

11-3

Componente CMOS CMOS OUT3 CMOS DTL HCT Q3 R1 R1 DTL Q1 R8 DTL CMOS TTL R2 DTL CMOS HCT

Descripcin de Falla Terminal 8 desconectado Circuito sin conexin a masa OUT3 conectado a masa Terminal 6 desconectado OUT1 cortocircuitada a Vcc Circuito sin conexin a masa Emisor y colector cortocircuitados R1 desconectado de Vcc Resistor cortocircuitado Circuito desconectado de Vcc Emisor no conectado a masa Resistencia demasiado alta IN2 cortocircuitado Puntos 8 y 13 cortocircuitados Circuito desconectado de Vcc Resistor cortocircuitado IN1 conectado a masa Circuito abierto en el punto Circuito desconectado de Vcc

EB-220

12-1

LECCIN No. 12: MARATON DE DIAGNOSTICO OBJETIVOS En esta leccin, Ud. deber diagnosticar un gran nmero de fallas escogidas al azar. DISCUSION En esta leccin se evaluarn sus habilidades de diagnstico. Ud. necesitar los valores de puntos de prueba y las formas de onda tpicos que Ud. midi en la leccin anterior. Estudie el circuito que Ud. ya arm y prob.

El procedimiento adecuado para diagnosticar averas consiste en recorrer el circuito, midiendo las tensiones clave y comparndolas a las tensiones que presentara el circuito en operacin normal. El nodo al que se halla conectado un componente defectuoso presentar una tensin distinta a la esperada. Para aislar el componente averiado, deber medir en las proximidades del nodo del que se sospecha. En el modo de Maratn de Diagnstico, las averas son insertadas al azar, una a la vez.

EB-220

12-2

Tras agotarse todas las fallas, se las reinserta en un orden diferente. Al contrario de lo que sucede en el modo de Prueba, en ningn caso se muestra la respuesta correcta, ni siquiera en el caso que Ud. no halle la respuesta correcta. Cada sesin puede constar de hasta 99 intentos, o extenderse hasta 99.9 minutos. Una vez hallado el origen de la falla, seleccione la descripcin ms adecuada de la tabla de fallas. EQUIPO Para la Maratn de Diagnstico se precisa el siguiente equipo: Bastidor EB-2000 Plaqueta de circuito impreso EB-220 Juego de cordones de puenteo DL-20 Multmetro digital (DMM)

Descripcin de Fallas Si el circuito no est conectado, conctelo como se muestra en la figura:

EB-220

12-3

Componente CMOS CMOS OUT3 CMOS DTL HCT Q3 R1 R1 DTL Q1 R8 DTL CMOS TTL R2 DTL CMOS HCT

Descripcin de Falla Terminal 8 desconectado Circuito sin conexin a masa OUT3 conectado a masa Terminal 6 desconectado OUT1 cortocircuitada a Vcc Circuito sin conexin a masa Emisor y colector cortocircuitados R1 desconectado de Vcc Resistor cortocircuitado Circuito desconectado de Vcc Emisor no conectado a masa Resistencia demasiado alta IN2 cortocircuitado Puntos 8 y 13 cortocircuitados Circuito desconectado de Vcc Resistor cortocircuitado IN1 conectado a masa Circuito abierto en el punto Circuito desconectado de Vcc