Vous êtes sur la page 1sur 3

Laboratorio de Electrnica Digital

Departamento de Tecnologa Electrnica, Universidad de Vigo

LABORATORIO DE ELECTRNICA DIGITAL Prctica 6


SISTEMAS SECUENCIALES: CONTADORES SNCRONOS Y ASNCRONOS. CIRCUITOS ANTIRREBOTES.
1.- OBJETIVOS - Comprobar los modos de funcionamiento de un contador sncrono y uno asncrono. - Realizar un montaje de un contador sncrono y un contador asncrono. - Comprobar la necesidad de utilizar un circuito que evite los rebotes en un pulsador mecnico. - Verificar el funcionamiento de los circuitos utilizando un analizador lgico. 2.- TAREAS PREVIAS A LA ASISTENCIA AL LABORATORIO - Lectura de la prctica. - Estudio de contadores sncronos y asncronos. Modos de funcionamiento y seales de control. - Diseo de los montajes. - Lectura del manual de manejo del analizador lgico 3.- DESARROLLO DE LA PRCTICA 3.1.- Montaje del sistema y verificacin Montar y comprobar el funcionamiento del contador asncrono de 4 bits (74LS197). Utilizar como seal de reloj la salida TTL del generador de funciones. Verificar el funcionamiento del contador utilizando el analizador lgico como analizador temporal y en modo de adquisicin automtico (sin condicin de disparo). Observar la aparicin de estados transitorios en las salidas del contador. Comprobar los tiempos de propagacin y compararlos con los proporcionados por el fabricante. Las seales de control y los datos de carga en paralelo se conectarn a las salidas de los microinterruptores de la placa de entrada/salida. Modificar el montaje anterior para comprobar el funcionamiento del contador sncrono reversible de 4 bits (74LS169B). Comprobar el modo de contaje ascendente y descendente. Observar las diferencias con el contador asncrono. 3.2.- Carga en paralelo 3.2.1. Verificacin Comprobar el funcionamiento de la entrada de carga en paralelo. Utilizar el analizador lgico en un modo de adquisicin con una condicin de disparo (trigger), estableciendo como condicin de disparo que la seal de carga en paralelo (LOAD) est a nivel bajo (0 lgico). Generar la seal de carga en paralelo mediante un cable que se conectar a masa para realizar la carga en paralelo o utilizando un microinterruptor de la placa de entrada/salida. Comprobar con el analizador lgico que la seal de carga en paralelo tiene rebotes al estar generada con elementos mecnicos. 3.2.2. Circuito antirrebotes Para eliminar los rebotes de la seal de carga en paralelo probar las 3 alternativas que se exponen a continuacin: - Utilizar el pulsador (P) de la placa de entrada/salida. Esta seal est libre de rebotes ya que utiliza un circuito temporal 555 para generar un pulso de una duracin aproximada
Pgina 6.1

Laboratorio de Electrnica Digital

Departamento de Tecnologa Electrnica, Universidad de Vigo

de 1 s (ver documentacin de la tarjeta de entradas y salidas). Cada vez que se pulsa el pulsador P se genera un pulso a nivel alto, por lo que esta seal habr que pasarla por una puerta inversora para que active la carga en paralelo del contador (activa a nivel bajo). Utilizar el circuito antirrebotes de la figura:
VCC

820 1 2 74LS14 1.8k 10u Salida

Cuando se conecta el cable a la alimentacin, el condensador se carga a la tensin de +5 V y a la salida de la puerta inversora se detectar un 0 que realizar la carga en paralelo del contador. En el momento que se desconecte el cable de la alimentacin y se deje al aire, el condensador empezar a descargarse por la resistencia con una constante de tiempo de 18 ms. En el momento que el valor de tensin baje del umbral de deteccin de un 0 en la entrada de la puerta, esta conmutar su salida a un 1 y la seal de carga en paralelo dejar de ser activa permitiendo la evolucin del contador. Eliminar los rebotes de esta seal utilizando el circuito de la figura:

Pgina 6.2

Laboratorio de Electrnica Digital

Departamento de Tecnologa Electrnica, Universidad de Vigo

4.- MATERIAL PARA LA REALIZACIN DE LA PRCTICA Circuitos Integrados: Unidades 1 1 1 1 Modelo 74LS197 74LS169B 74LS14 74LS00 Descripcin Contador asncrono de 4 bits. Contador sncrono reversible de 4 bits. 6 inversores con histresis 4 puertas NAND de 2 entradas.

5.- UBICACIN DE LOS CIRCUITOS INTEGRADOS EN LA PLACA

74LS00

74LS197

74LS169

74LS14

Pgina 6.3