FACULDADE DE ENGENHARIA DA COMPUTACO, ANLISE E PROJETO DE SISTEMAS DE HARDWARE - 06 DE FEVEREIRO DE 2013

Projeto de circuito Decodificador SSD com descrio em VHDL

Fernando Pedro Pena Furtado (09080006501) ; Caio Corra (09080003501)
Resumo Este trabalho tem por objetivo apresentar de forma breve o circuito combinacional Decodificador SSD e seu funcionamento, bem como apresentar sua descrio em VHDL para Dispositivos Lgicos Programveis. Palavras-chave Decodificador SSD, VHDL, Dispositivos Lgicos Programveis.

I. INTRODUO

s codificadores/decodificadores tratados neste artigo so circuitos transladadores lgicos paralelos. Um codificador/decodificador um circuito que gera na sada um cdigo correspondente a uma entrada ativa. Uma aplicao bastante conhecida para esse circuito o controle de um SSD (Seven Segment Display).

Figura 3. Tabela Verdade do Decodificador SSD

III. DESCRIO EM VHDL Nesta seo ser apresentada a descrio do circuito em VHDL, conforme as especificaes lgicas da Tabela Verdade do Decodificador SSD.

Figura 1. Display de Sete Segmentos

Figura 4. Cdigo Principal

Figura 2. Circuito Decodificador SSD

Na parte principal do cdigo de descrio em VHDL do Decodificador SSD, destaca-se no escopo de ARCHITECTURE, a chamada da funo bdc_to_ssd, que ser responsvel por tratar as entradas e converte-las para valores correspondentes e adequados ao Display de Sete Segmentos.

II. FUNCIONAMENTO O decodificador SSD atuar processando uma entrada de 4 bits, gerando uma sada correspondente com 7 bits para o acionamento (ou desligamento) dos segmentos do Display. Essa combinao de bits est exposta na tabela verdade do Decodificador.

FACULDADE DE ENGENHARIA DA COMPUTACO, ANLISE E PROJETO DE SISTEMAS DE HARDWARE - 06 DE FEVEREIRO DE 2013

Figura 5. Cdigo da funo bcd_to_ssd

A funo bcd_to_ssd, como j foi dito, converte os valores de entrada em valores reconhecveis pelo Display. Na entrada, os valores so reconhecidos como inteiros e ento a funo chamada. De acordo com o valor recebido pelo funo, a estrutura case direcionar para uma das linhas WHEN, ser um desvio por sensibilidade. Por fim, a varivel output retornar com o valor desejado para o Display. IV. CONCLUSO O circuito combinacional Decodificador SSD de fcil aplicao e entendimento, e se mostra bastante eficaz em sua proposta de codificar palavras binrias para os mais diversos propsitos, incluindo o que foi apresentado, o Display de Sete Segmentos. Sua descrio em VHDL bastante simples e tambm de fcil entendimento, podendo ser este circuito ser simulado em qualquer Dispositivo Lgico Programvel por meio desta [descrio].