&219(56,1 '( '$726

,QWURGXFFLyQ 3URFHVDPLHQWR GLJLWDO &RQYHUVLyQ DQDOyJLFDGLJLWDO \ GLJLWDODQDOyJLFD JHQHUDOLGDGHV

Muestreo. Retencin. Cuantificacin. Codificacin.

&RQYHUVLyQ GLJLWDODQDOyJLFD
Diagrama de bloques genrico de un DAC. Convertidor D/A con resistencias ponderadas. Convertidor D/A con red R-2R en escalera invertida. Funcionamiento bipolar de los convertidores D/A. Descripcin de un convertidor D/A comercial (DAC0800). Ejemplo de DAC directamente conectable a un microprocesador. Elementos auxiliares en los DAC. Especificaciones de los convertidores D/A.

&RQYHUVLyQ DQDOyJLFDGLJLWDO
Descripcin externa del CI convertidor A/D con salida paralelo. Convertidor A/D simultneo (flash). Convertidor A/D de rampa sencilla. Convertidor A/D de doble rampa. Convertidor A/D de rampa en escalera. Convertidor A/D de rampa continua. Convertidor A/D de aproximaciones sucesivas. Descripcin de un convertidor A/D comercial (ADC 0801) Ejemplos de aplicacin tpicos. Especificaciones de los convertidores A/D. Configuraciones tpicas de un sistemas de adquisicin de datos. Ejemplo de tarjeta de adquisicin de datos (PCL-818H de Advantech).

%,%/,2*5$)$ CONVERSIN DE DATOS MANUEL MAZO QUINTAS Y OTROS Serv. Pub. UNIV. DE ALCAL DE HENARES, 1989

ADQUISICIN DE DATOS. EDICIONES TCNICAS REDE, 1988

MANUALES DE LOS FABRICANTES

Juan Enrique Garca Snchez, Febrero de 2001

28

,1752'8&&,1 352&(6$0,(172 ',*,7$/

Los procesos que tienen una realidad fsica, ya sean de origen natural o artificial, considerados de forma macroscpica (sin entrar en el mbito de la mecnica cuntica) presentan un comportamiento analgico. De manera, que cuando se realiza la medida de una magnitud implicada en uno de estos procesos, se obtiene una seal analgica que contiene la informacin relativa a dicha magnitud. El procesamiento analgico de estas seales frecuentemente presenta serios inconvenientes, no slo de tipo prctico sino tambin de tipo estructural. El procesamiento digital de seales (DSP), de implementacin asequible con las modernas mquinas digitales, proporciona una serie de capacidades y ventajas no disponibles en el procesamiento analgico, o de muy difcil consecucin. Esto no quiere decir que el DSP sea la panacea universal. Desafortunadamente la realidad no es tan simple. El procesamiento digital tambin tiene sus limitaciones, de modo que hay algunas reas donde las soluciones analgicas son preferibles. A continuacin se mencionan algunas de las ventajas que presenta el procesamiento digital sobre el analgico. 9 9 352*5$0$%,/,'$' un mismo sistema fsico puede ser utilizado en una gran variedad de casos con slo reprogramarlo. (67$%,/,'$' el comportamiento de una mquina digital no se ve alterado por cambios en las condiciones ambientales (temperatura, presin, humedad, paso del tiempo, etc. ) siempre que stos se mantengan dentro de unos mrgenes. No ocurre lo mismo con los sistemas analgicos 5(3(7,7,9,'$' todas las mquinas digitales (del mismo tipo) bajo el control del mismo programa realizan las mismas operaciones y obtienen los mismos resultados. Dos sistemas analgicos idnticos en su estructura nunca presentan exactamente el mismo comportamiento. 326,%,/,'$' '( 87,/,=$5 &',*26 48( 3(50,7(1 /$ '(7(&&,1 < &255(&,1 '( (5525(6 6,03/,&,'$' (1 (/ $/0$&(1$0,(172 < 75$160,6,1 '( '$726 326,%,/,'$' '( &2035(6,1 '( '$726 )$&,/,'$' 3$5$ ,03/(0(17$5 $/*81$6 )81&,21(6 (63(&,$/(6 existen algunas tcnicas de procesamiento que no se pueden aplicar de forma analgica. Un caso tpico es la implementacin de filtros. Existen determinados tipos de filtros, fcilmente implementables con procedimientos digitales, que es virtualmente imposible obtenerlos de forma analgica. 326,%,/,'$' '( ,03/(0(17$&,1 '( $/*25,7026 $'$37$7,926 existen mquinas digitales que pueden ser programadas para abordar situaciones cambiantes en el tiempo, cuyo tratamiento requiere una readaptacin permanente del sistema digital a la nueva situacin.

9 9 9 9

Juan Enrique Garca Snchez, Febrero de 2001

29

&219(56,1 $1$/*,&$',*,7$/ < ',*,7$/$1$/*,&$ *(1(5$/,'$'(6

De lo expuesto en la transparencia anterior se deducen dos afirmaciones ciertas: El mundo real es por naturaleza analgico. En la mayora de los casos es ms adecuado el procesamiento digital.

Si se quiere tratar digitalmente seales analgicas procedentes del mundo fsico es preciso intercalar en la entrada y en la salida del sistema digital unos interfaces convertidores analgico-digital y digital-analgico, respectivamente, que permitan al procesador digital interaccionar con el mundo fsico que le rodea.
ENTRADA ANALGICA PREMUNDO FSICO PROCESAMIENTO CONVERTIDOR A/D ESTUDIAREMOS SALIDA ANALGICA CONVERTIDOR D/A POSTPROCESAMIENTO MUNDO FSICO

SISTEMA DIGITAL

La etapa de preprocesamiento suele incluir circuitos acondicionadores de seal tales como preamplificadores y filtros. Estos circuitos permiten obtener una seal de entrada en el convertidor A/D con los niveles de tensin y ancho de banda deseados. La seal de salida del convertidor D/A suele requerir un filtrado paso bajo para eliminar posibles componentes de alta frecuencia. sta es bsicamente la funcin que realiza la etapa de postprocesamiento. 9 La GLJLWDOL]DFLyQ es un proceso que aplicado a una seal analgica permite obtener una representacin de la misma como una secuencia finita de palabras cdigo de longitud tambin finita. El proceso inverso (conversin digital-analgica) permite obtener una seal analgica a partir de una secuencia binaria como la mencionada anteriormente.

Juan Enrique Garca Snchez, Febrero de 2001

30

&219(56,1 $1$/*,&$',*,7$/ < ',*,7$/$1$/*,&$ *(1(5$/,'$'(6 FRQWLQXDFLyQ

En la figura se muestra grficamente el proceso de digitalizacin aplicado a una seal analgica. En este caso se toma una muestra de la seal analgica cada milisegundo y la magnitud de la seal, en este instante temporal, se expresa digitalmente con una palabra cdigo de 4 dgitos binarios. Para hacer esto hemos tenido que asumir que una unidad binaria representa, en este caso, la quinceava parte de la excursin mxima de la seal analgica. Adems, segn se puede ver en la figura, la muestra analgica queda truncada al entero inferior en el proceso de digitalizacin. El resultado de la digitalizacin sera la secuencia de palabras cdigo obtenidas. Adems, es preciso aadir a esta secuencia la frecuencia de muestreo utilizada, el valor del escaln mnimo y el criterio de redondeo aplicado.
V
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 0

1110 1100 1010 1001 1000 0111 0111 0110 0101 0100 0011 0001 0000
5 10

1110 1100 1011 1011 1001 1100 1011 1010 1001 0111 0110 0101 0100 0011 0010 0010 0100 0110 0110

1000

0010

15

20

25

30

t(ms)

En la figura siguiente se muestra el resultado que se obtendra en la salida de un convertidor D/A cuya entrada es alimentada con la secuencia de palabras cdigo obtenida en la digitalizacin anterior. Se trata de una aproximacin a la seal original. Esta aproximacin se mejora aumentando la longitud de palabra y la frecuencia de muestreo en la digitalizacin.
V
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 0 5 10 15 20 25 30

t(ms)

Juan Enrique Garca Snchez, Febrero de 2001

31

&219(56,1 $1$/*,&$',*,7$/ < ',*,7$/$1$/*,&$ *(1(5$/,'$'(6 FRQWLQXDFLyQ

Con el nimo de formalizar el proceso de digitalizacin hemos de decir que las operaciones necesarias para convertir una seal analgica en una secuencia de palabras cdigo son las siguientes: 9 9 9 9 Muestreo. Retencin. Cuantificacin. Codificacin.

08(675(2 mediante esta operacin se obtienen valores instantneos de la seal analgica a intervalos temporales regulares. El periodo entre muestras o (lo que es igual) la frecuencia de muestreo, no se puede fijar de forma arbitraria. Es preciso utilizar una frecuencia de muestreo que asegure la completa reconstruccin de la seal original. Para fijar la frecuencia de muestreo (Fm) debemos recurrir al teorema de Nyquist, que establece: )P t  )Pi[, siendo Fmx la frecuencia de la componente espectral de mayor frecuencia de la seal a muestrear. La demostracin de este teorema se sale del nivel que se pretende para este curso. No obstante, en la figura siguiente se muestra un ejemplo de lo que ocurre muestreando una senoide con una frecuencia de muestreo que incumple el teorema de Nyquist. Los puntos negros representan las muestras tomadas. Del intervalo entre muestras aplicado se deriva que la frecuencia de muestreo no cumple la condicin de Nyquist, de modo que si intentramos reconstruir la seal a partir de las muestras tomadas, obtendramos una onda de una frecuencia muy inferior a la original. Este fenmeno se conoce con el nombre de $/,$6,1*.
DGVTUS68DI9@GA@IH@IP9@G6GD6TDIB

Juan Enrique Garca Snchez, Febrero de 2001

32

&219(56,1 $1$/*,&$',*,7$/ < ',*,7$/$1$/*,&$ *(1(5$/,'$'(6 FRQWLQXDFLyQ

5(7(1&,1 La retencin de la seal muestreada, es necesaria para que el valor instantneo de la muestra se mantenga inalterable durante el tiempo de conversin empleado por el convertidor A/D. Las operaciones de muestreo y retencin se realizan utilizando los circuitos de muestreo y retencin (sample and hold). Algunos convertidores incluyen el circuito S/H. En la figura se muestra la estructura genrica de un circuito S/H y una representacin grfica de los parmetros caractersticos ms relevantes.

Entrada buffer buffer Condensador de retencin

Salida

Control ( M / R )

Tensin de entrada

Tiempo

Control Muestreo Retencin Muestreo Retencin Muestreo Tiempo

Periodo de muestreo Tiempo de apertura Tensin de salida Error de ganancia Tiempo de adquisicin

Error por descarga En ingls, a este error le llaman Throughput error Ideal Real Tiempo

Juan Enrique Garca Snchez, Febrero de 2001

33

&219(56,1 $1$/*,&$',*,7$/ < ',*,7$/$1$/*,&$ *(1(5$/,'$'(6 FRQWLQXDFLyQ

De la grfica anterior se deduce que la mxima frecuencia de muestreo est limitada por el tiempo de adquisicin (Tadq), el tiempo de apertura (Tap) y el tiempo de conversin (Tc) del convertidor A/D. I 08(675(2 ( 0$;,0$) = 1 7DGT + 7DS + 7F

En general, el diagrama de bloques completo de un sistema de conversin A/D es el que se muestra en la figura.

ENTRADA ANALGICA

6+

$'&

SALIDA DIGITAL (n bits)

SEAL DE CONTROL

&8$17,),&$&,1 Las muestras obtenidas por el S/H de la seal analgica pueden tomar cualquier valor entre Vs o fondo de escala negativo (-FS) y +Vs o fondo de escala positivo (+FS). El nivel de tensin de la muestra debe ser expresado digitalmente con n dgitos binarios, de modo que es necesario realizar una cuantificacin con un numero finito de niveles N=2n (en el caso de que se utilice un cdigo denso). Se define el intervalo de cuantificacin: T =
9V (9V) 29V 2 )6 = = 1 1 1

Cuando la seal de entrada es unipolar, es decir vara entre 0 y FS , entonces T =

)6 1

Es evidente que en el proceso de cuantificacin se comete un error que ser menor cuanto mayor sea el nmero de bits del convertidor. El proceso de cuantificacin se puede realizar con WUXQFDPLHQWR o con UHGRQGHR. En el primer caso el criterio de redondeo es siempre por defecto, en el segundo caso se produce un redondeo por exceso o por defecto en funcin de cmo sea menor el error de cuantificacin. De lo dicho, se deduce que el error de cuantificacin vara entre 0 y q, con truncamiento, y entre q/2 y +q/2, con redondeo.

Juan Enrique Garca Snchez, Febrero de 2001

34

&219(56,1 $1$/*,&$',*,7$/ < ',*,7$/$1$/*,&$ *(1(5$/,'$'(6 FRQWLQXDFLyQ

Lo anterior se entiende mejor con la ayuda de las siguientes grficas:

Cuantificacin por redondeo para el caso de entrada bipolar y n dgitos binarios. Se ha supuesto una salida del ADC en complemento a uno.
-FS=-2n-1q -(2n-1-3/2)q -7q/2 -5q/2 -3q/2

(2n-1-1)q

SALIDA CUANTIFICADA (Vs) . . .

3q 2q q -q/2 q/2 -q 3q/2 5q/2 7q/2

. . . . .

SEAL ANALGICA DE ENTRADA (Vi) (2n-1-3/2)q +FS=2n-1q

-2q . . . . . . . . -q(2n-1-1)

-3q

ERROR=Vs - Vi

q q/2 . . . . . . . . . . Vi

-q/2 -q

Juan Enrique Garca Snchez, Febrero de 2001

35

&219(56,1 $1$/*,&$',*,7$/ < ',*,7$/$1$/*,&$ *(1(5$/,'$'(6 FRQWLQXDFLyQ

SALIDA CUANTIFICADA (Vs) (2n-1-1)q . . . 3q 2q q -FS=-2n-1q -(2n-1-2)q -3q -2q -q q -q 2q 3q 4q (2n-1-1)q SEAL ANALGICA DE ENTRADA (Vi) +FS=2n-1q . . . . .

Cuantificacin por WUXQFDGR para el caso de entrada bipolar y n dgitos binarios. Se ha supuesto una salida del ADC en complemento a uno.

-2q . . . . . . . . -q(2n-1-1)

-3q

ERROR=Vs - Vi +q

Vi . . . . . . . . . .

-q

Comparando las cuantificaciones por redondeo y por truncado se observa que en la primera, salvo en las proximidades del fondo de escala, el error es unas veces por exceso y otras por defecto y de valor absoluto mximo q/2. En la segunda, salvo en las proximidades de FS, el error es siempre por defecto y de valor absoluto mximo q. De manera que es ms conveniente el uso de la cuantificacin por redondeo. Con este tipo de cuantificacin, el valor medio del error de cuantificacin tiende a cero cuando aumenta el nmero de muestras. De este hecho se deriva un procedimiento para eliminar el error de cuantificacin en la medida de magnitudes que varan poco con el tiempo; consiste en tomar repetidas muestras de la seal y promediar, cancelando as dicho error.

Juan Enrique Garca Snchez, Febrero de 2001

36

&219(56,1 $1$/*,&$',*,7$/ < ',*,7$/$1$/*,&$ *(1(5$/,'$'(6 FRQWLQXDFLyQ

&2',),&$&,1 Es el proceso mediante el cual se le asigna una palabra cdigo a cada uno de los niveles de cuantificacin. Los cdigos ms utilizados son: &yGLJRV XQLSRODUHV entrada analgica en el rango [0,+FS] - Binario natural. - BCD natural. &yGLJRV ELSRODUHV entrada analgica en el rango [-FS,+FS] - Binario con el sistema signo-magnitud. - Binario en el convenio del complemento a uno. - Binario en el convenio del complemento a dos. - Binario natural desplazado. La cuantificacin est influida por la codificacin. As es, el intervalo de cuantificacin q depende de la capacidad de codificacin del cdigo utilizado. Para cuatro dgitos binarios, si se utiliza el binario natural, q=FS/16 y si se utiliza el BCD, q=FS/10. Se ve claramente que la cuantificacin depende del cdigo que se adopte. El valor analgico equivalente al bit menos significativo (LSB) es igual a q. De modo que 1 LSB = q y FS= N LSB (donde N es el nmero de palabras que pertenecen al cdigo). Dos ejemplos de codificacin unipolar.
Escala
FS-1LSB

Binario natural
1111 1110 1101 1100 1011 1010 1001 1000 0111 0110 0101 0100 0011 0010 0001 0000

Escala
FS-1LSB

BCD
1001 1000 0111 0110 0101 0100 0011 0010 0001 0000

Suponiendo un fondo de escala de 5 voltios tenemos: En binario natural:

1 LSB = 5/16 =0.3125 V. FS-1LSB=4.6875 V.

1/2 FS

1/2 FS

En BCD:
1 LSB=5/10=0.5 V. FS-1LSB=4.5 V.

Juan Enrique Garca Snchez, Febrero de 2001

37

&219(56,1 $1$/*,&$',*,7$/ < ',*,7$/$1$/*,&$ *(1(5$/,'$'(6 FRQWLQXDFLyQ

Cuatro ejemplos de codificacin bipolar
Valor absoluto y signo
01111 01110 01101 01100 01011 01010 01001 01000 00111 00110 00101 00100 00011 00010 00001 00000 10000 10001 10010 10011 10100 10101 10110 10111 11000 11001 11010 11011 11100 11101 11110 11111 -----

Escala
FS-1LSB . . 3/4FS . . . 1/2FS . . . 1/4FS . . 1LSB 0 -0 -1LSB . . -1/4FS . . . -1/2FS . . . -3/4FS . . -FS+1LSB -FS

Complemento a uno
01111 01110 01101 01100 01011 01010 01001 01000 00111 00110 00101 00100 00011 00010 00001 00000 11111 11110 11101 11100 11011 11010 11001 11000 10111 10110 10101 10100 10011 10010 10001 10000 -----

Complemento a dos
01111 01110 01101 01100 01011 01010 01001 01000 00111 00110 00101 00100 00011 00010 00001 00000 00000 11111 11110 11101 11100 11011 11010 11001 11000 10111 10110 10101 10100 10011 10010 10001 10000

Binario desplazado
11111 11110 11101 11100 11011 11010 11001 11000 10111 10110 10101 10100 10011 10010 10001 10000 10000 01111 01110 01101 01100 01011 01010 01001 01000 00111 00110 00101 00100 00011 00010 00001 00000

Juan Enrique Garca Snchez, Febrero de 2001

38

&219(56,1 ',*,7$/$1$/*,&$
La informacin de entrada a un convertidor D/A viene expresada en alguno de los cdigos mencionados anteriormente. En cuanto a la seal de salida, sta puede ser en tensin o en corriente. En la figura se muestra la caracterstica de transferencia ideal de un ADC de tres dgitos en binario natural.
CARACTERSTICA DE TRANSFERENCIA DE UN DAC IDEAL DE TRES DGITOS EN BINARIO NATURAL FS SALIDA ANALGICA 7/8 3/4
1LSB

ASPECTO EXTERNO DE UN DAC

REFERENCIA

-VCC +VCC

VDD

ENTRADAS DE CONTROL

5/8 1/2
ENTRADAS DIGITALES

CONVERTIDOR D/A (DAC)

SALIDA ANALGICA

3/8
AGND DGND

1/4 1/8

000

001

010

011

100

101

110

111

ENTRADA DIGITAL

9 9

La referencia (puede ser de tensin o de corriente) es necesaria para realizar la conversin. En algunos casos est integrada en el propio CI del convertidor. Interesa que sea muy estable. Las entradas de control suelen existir nicamente en aquellos convertidores que cuentan con un registro para almacenar el dato digital (son la mayora). Existen generalmente dos terminales de masa. Uno para la parte analgica (AGND) y otro para la parte digital (DGND). Estas patillas estn aisladas internamente para evitar pequeas diferencias de tensin producidas por el paso de corrientes de retorno a travs de las pistas del circuito impreso. Es conveniente que ambos terminales se conecten a un mismo punto. Por ejemplo la masa de la fuente de alimentacin. Los fabricantes suelen dar indicaciones precisas sobre esta conexin. Generalmente estos CI requieren una tensin bipolar (+Vcc, -Vcc) en la parte analgica, y una tensin unipolar (VDD) en la parte digital. En funcin del valor de esta ltima se consiguen interfaces con las distintas familias lgicas (TTL, CMOS, etc). Es frecuente que VDD se obtenga internamente a partir de +Vcc y que exista una patilla para fijar los niveles lgicos que acepta el circuito. Esto es as en el DAC0800 que pondremos como ejemplo. La salida puede ser en tensin o en corriente. En algunos CI existen ambas.

Juan Enrique Garca Snchez, Febrero de 2001

39

&219(56,1 ',*,7$/$1$/*,&$ FRQWLQXDFLyQ

',$*5$0$ '( %/248(6 *(1e5,&2 '( 81 '$&
FUENTE DE RREFERENCIA DE TENSIN O DE CORRIENTE

SALIDA ANALGICA EN CORRIENTE ENTRADA DIGITAL

.....

.....

.....

INTERFACE DIGITAL (No siempre existe)

CONMUTADORES ELECTRNICOS

RED RESISTIVA DE PRECISIN ETAPA DE SALIDA SALIDA EN TENSIN

&219(57,'25 '$ &21 5(6,67(1&,$6 321'(5$'$6

VREF R IOUT
_

ROUT

SN-1 (MSB)

VOUT 2R

SN-2

, 287 =
2N-1R

9L 5L

\ 9287 =

9L 5287 5L

....

S0 (LSB)

Donde

Vi=VREF para Si=1 Vi=0 para Si=0

6 6 6 95() 6 1 1 1 2 , 287 = 95() 1 1 + 1 2 + .... + 1 1 + 1 0 = 1 1 2 6 1 1 + 2 6 1 2 + .... + 2 61 + 6 0 2 1 25 2 5 2 5 2 5 5 9287 = 5287 95() 1 1 2 6 1 1 + 2 1 2 6 1 2 + .... + 2 61 + 60 1 1 2 5

Donde SN-1 SN-2 ... S0 representan los dgitos de entrada al convertidor que pueden tomar los valores 0 1.

Juan Enrique Garca Snchez, Febrero de 2001

40

&219(57,'25 '$ &21 5(6,67(1&,$6 321'(5$'$6 FRQWLQXDFLyQ 9 En este tipo de convertidores, la precisin y la repetibilidad en la conversin dependen de la tensin de referencia VREF, de la exactitud de las relaciones entre los valores de las resistencias y de la dispersin entre los coeficientes de temperatura de las mismas. Otra fuente de error es la resistencia de los conmutadores electrnicos que es mayor que cero en conduccin. Ser preciso minimizar esta resistencia para que sea despreciable frente al resto de resistencias del circuito. Al aumentar el nmero de dgitos del convertidor son ms elevadas las relaciones entre los valores de las resistencias. Esto hace que, sobre todo, las dispersiones de origen trmico se acenten. De modo que este mtodo es utilizado para convertidores de hasta 8 dgitos. &219(57,'25 '$ &21 5(' 55 (1 (6&$/(5$ ,19(57,'$ Para evitar el problema que representa el uso de resistencias de valores muy dispares, se utiliza una red de resistencias de valores R-2R segn se muestra en la figura.
I VREF I/2 R I/4 R I/2N-1

...

2R I/2 I/4

2R I/8

2R I/2N

2R

2R

,=

95() 5

....
IOUT
_

ROUT

SN-1(MSB)

SN-2

SN-3

S0(LSB)

VOUT

Obsrvese que la resistencia equivalente entre VREF y masa siempre tiene valor R. Adems, cada vez que se bifurca la corriente, encuentra por ambos caminos la misma resistencia de valor 2R. Los interruptores derivan la corriente a masa en todo caso; directamente a la masa real, si el dgito correspondiente toma el valor 0, a la masa virtual (a travs del A.O. De salida) si toma el valor 1. , 287 = 95() 6 1 1 6 1 2 6 6 0 95() 1 1 1 2 + + .... + 111 + 1 = 1 2 6 1 1 + 2 6 1 2 + .... + 261 + 6 0 5 2 4 2 2 2 5 5287 95() 1 1 2 6 1 1 + 2 1 2 6 1 2 + .... + 2 61 + 6 0 1 2 5

9287 =

Juan Enrique Garca Snchez, Febrero de 2001

41

&219(57,'25 '$ &21 5(' 55 (1 (6&$/(5$ ,19(57,'$ FRQWLQXDFLyQ Las principales ventajas que presenta este tipo de conversin son: 9 Se requieren slo dos valores de resistencia y con una relacin de dos a uno. Esto facilita su obtencin con valores precisos y con el mismo comportamiento trmico. Pueden utilizarse resistencias de pequeo valor cuando se requieran altas velocidades. Las corrientes por las diferentes ramas son constantes, independientemente de la posicin de los conmutadores, de modo que las posibles capacidades parsitas existentes entre cada nudo y masa no sufren variacin de carga, evitando as fenmenos transitorios. )81&,21$0,(172 %,32/$5 '( /26 &219(57,'25(6 '$ Para conseguir que un DAC funcione de forma bipolar existen diversas alternativas. Las soluciones que, en general, adoptan los fabricantes estn encaminadas a facilitar al usuario la realizacin, a partir del mismo chip, de un convertidor D/A unipolar o bipolar. En este sentido, el procedimiento ms utilizado consiste en derivar una corriente (corriente de offset) del nudo suma, que normalmente es igual al valor de la que aporta el dgito ms significativo (MSB). Esto supone que si: , 287 = . (2 1 1 6 1 1 + 2 1 2 6 1 2 + .... + 2 61 + 6 0 )
1 1 1 2 1 1 Se obtiene una corriente de salida: , 287 = . (2 6 1 1 + 2 6 1 2 + .... + 2 61 + 6 0 ) . 2

9 9

Que es equivalente a realizar un desplazamiento de la mitad del fondo de escala.

ROUT IOUT CONVERTIDOR UNIPOLAR IOFFSET IOUT
_

VOUT
+

ESCALA FS . . . . . . (FS+1LSB)/2 . . . . . . . 0

IOUT 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

S3S2S1S0 1111 1110 1101 1100 1010 1010 1001 1000 0111 0110 0101 0100 0011 0010 0001 0000

ESCALA (FS-1LSB)/2 . . . . . . 0 . . . . . . . -(FS+1LSB)/2

IOUT 7 6 5 4 3 2 1 0 -1 -2 -3 -4 -5 -6 -7 -8

S3S2S1S0 1111 1110 1101 1100 1010 1010 1001 1000 0111 0110 0101 0100 0011 0010 0001 0000

DAC UNIPOLAR FS

DAC BIPOLAR (FS-1LSB)/2

(FS+1LSB)/2

-(FS+1LSB)/2

Juan Enrique Garca Snchez, Febrero de 2001

42

)81&,21$0,(172 %,32/$5 '( /26 &219(57,'25(6 '$ FRQWLQXDFLyQ En general, los fabricantes dan amplia informacin acerca de cmo obtener, con sus CI, convertidores D/A con salida bipolar o unipolar, ofreciendo normalmente varias alternativas. La siguiente figura muestra un ejemplo en el que se transforma un convertidor unipolar R-2R en uno bipolar. Se debe ajustar ROFFSET para que se cumpla que IOFFSET=I/2 Lo que supone que VOFFSET/ROFFSET=VREF/2R
ROUT IOUT CONVERTIDOR R-2R IOFFSET ROFFSET IOUT
_

VOUT
+

VOFFSET (de polaridad opuesta a VREF)

'(6&5,3&,1 '( 81 &219(57,'25 '$ &20(5&,$/ '$&  Se trata de un DAC de 8 bits cuya estructura interna est basada en una escalera R-2R. A continuacin se muestran una serie de figuras extradas del manual del fabricante (National Semiconductor Corporation) El Ci dispone de: Dos salidas de corriente complementarias I0 e I0. Para cualquier palabra de entrada se cumple que: Io+Io=IREF*255/256 donde IREF=VREF/RREF. Dos entradas de referencia: VREF(+) y VREF(-).
'$&

Una entrada VLC (pin 1) que permite fijar los niveles lgicos requeridos en las entradas digitales. Esto facilita la conexin con circuitos digitales de diferentes familias lgicas (TTL, CMOS, NMOS, ECL, etc.) Alimentacin simtrica Vcc (pines V+ y V-) en un amplio margen (de 4.5V a 18V)

Las hojas de caractersticas completas se pueden encontrar gratuitamente en ZZZQDWLRQDOFRP

Un terminal de compensacin (pin 16). El fabricante recomienda conectar un condensador de de 10nF entre este terminal y el de alimentacin negativa (pin 3).

Juan Enrique Garca Snchez, Febrero de 2001

43

'(6&5,3&,1 '( 81 &219(57,'25 '$ &20(5&,$/ '$&  FRQWLQXDFLyQ

',$*5$0$ )81&,21$/ '(/ '$&

, 5() 7 2 %8 + 2 6 %7 + .... + 2 %2 + %1 256 , , 2 = 5() 2 7 %8 + 2 6 %7 + .... + 2 %2 + %1 256 ,2 =

( (

) )

',$*5$0$ '( &21(;,21$'2 73,&2 R15 debe ser igual a RREF para cancelar el efecto de las corrientes de polarizacin del operacional.

, 5() =

95() 55()

Juan Enrique Garca Snchez, Febrero de 2001

44

'(6&5,3&,1 '( 81 &219(57,'25 '$ &20(5&,$/ '$&  FRQWLQXDFLyQ

&21),*85$&,1 &21 6$/,'$ 81,32/$5

&21),*85$&,1 &21 6$/,'$ %,32/$5

En el operacional se debe cumplir que V+=V-, por tanto: , 2 5/ = (2 , 2 5/ Llamando X a la combinacin binaria de entrada:
, 5() (255 ; ) = 95() (255 ; ) 256 256 5/ 2 ; 255 Sustituyendo en la expresin anterior y despejando: (2 = 95() 256 256 Expresin que coincide con la dada por el fabricante. ,2 = H ,2 = , 5() 9 ; = 5() ; 256 256 5/

En forma de tabla la salida quedara segn se muestra.

En los manuales de los fabricantes, a parte de las caractersticas tcnicas, podemos encontrar informacin sobre cmo utilizar estos circuitos, incluso ejemplos de aplicacin.

Juan Enrique Garca Snchez, Febrero de 2001

45

(-(03/2 '( '$& ',5(&7$0(17( &21(&7$%/( $ 81 0,&52352&(6$'25

DAC0830

Estas cinco patillas de control y el doble registro de entrada confieren a este circuito una gran flexibilidad de uso

En el manual del fabricante se puede encontrar la definicin detallada de todos estos tiempos implicados en una operacin de conversin.

Juan Enrique Garca Snchez, Febrero de 2001

46

(-(03/2 '( '$& ',5(&7$0(17( &21(&7$%/( $ 81 0,&52352&(6$'25 FRQWLQXDFLyQ Segn se coment en la transparencia anterior, el DAC8030 est dotado de mltiples entradas de control y cuenta con dos registros internos. Esto le confiere al convertidor una gran variedad de modos de uso y direccionamiento. En la figura se muestra un ejemplo de utilizacin conjunta de varios convertidores que permite una conversin simultnea

Juan Enrique Garca Snchez, Febrero de 2001

47

(/(0(1726 $8;,/,$5(6 (1 /26 &219(57,'25(6 '$ Se pueden considerar elementos auxiliares de los DACs, el amplificador operacional de salida y la fuente de tensin de referencia. Aunque esta ltima en ocasiones est integrada en el propio convertidor. Por razones de velocidad, disipacin, flexibilidad en la configuracin de salida, etc, el A.O. no suele estar incluido en el CI del DAC. La eleccin del A.O. de salida debe hacerse buscando que presente las siguientes caractersticas: 9 Alta impedancia de entrada. 9 Pequeas tensiones de offset. 9 Buena respuesta transitoria (es decir). 9 Retardo de propagacin pequeo. 9 Slew-rate alto. Se mide en V/S. 9 Overshoot (sobreimpulso) pequeo.
La grfica muestra la salida de un operacional en funcin del tiempo. Se muestran los parmetros slewrate y overshoot.

overshoot

b SR=b/a V/S a
Juan Enrique Garca Snchez, Febrero de 2001

La caracterstica que se requiere del circuito que proporciona la tensin de referencia es, fundamentalmente, que mantenga una tensin (VREF) estable con la mnima dependencia posible de la tensin de alimentacin, temperatura, corriente de salida, envejecimiento, etc. Los fabricantes suelen ofrecer entre sus productos fuentes de referencia integradas. Algunos de estos CI proporcionan tensiones de referencia fijas y slo es necesario aadir algn condensador a su entrada y salida. Tambin existen fuentes de referencia que permiten obtener diferentes valores de tensin sin ms que aadir algn componente externo, son las denominadas referencias programables.

48

(63(&,),&$&,21(6 '( /26 &219(57,'25(6 '$ Distinguiremos entre los parmetros de un convertidor y los tipos de errores que presenta. Toda esta informacin la facilitan los fabricantes en las hojas de caractersticas de sus productos. 3$50(7526 '( /26 '$&6 5HVROXFLyQ Es el mnimo cambio incremental de la salida analgica. Su valor es FS/2N, donde N es el nmero de bits del convertidor. As, por ejemplo, si el convertidor es unipolar de 8 bits y el fondo de escala es 5V, la resolucin sera 5/28=19.5 mV. 7LHPSR GH FRQYHUVLyQ R HVWDEOHFLPLHQWR VHWWOLQJ WLPH Es el tiempo que transcurre desde que a la entrada del DAC se presenta una combinacin binaria hasta que la seal analgica de salida adquiere el valor que le corresponde, dentro de un margen que generalmente es 1/2 LSB. El tiempo de conversin depende de la magnitud del cambio en la salida al cambiar la entrada. Por ello en los catlogos se especifica el tiempo de conversin para el caso ms desfavorable que tiene lugar cuando la entrada pasa de 0 a 2N-1 o viceversa.

FS Salida del DAC

1/2LSB 1/2LSB

La entrada pasa de 0 a 2N-1

0 Tiempo conversin

&RQYHUVLyQ XQLSRODUELSRODU Esta caracterstica indica la posibilidad de que acepten cdigos de entrada unipolares y/o bipolares. &yGLJRV GLJLWDOHV GH HQWUDGD Indica el cdigo de entrada al convertidor. ,QWHUIDFH GLJLWDO TTL, CMOS, ECL, etc. 7HQVLyQ GH UHIHUHQFLD Puede ser interna o externa. Si puede se positiva o negativa el DAC se denomina multiplicador. Generalmente en los DACs de hasta 8 bits la tensin de referencia es externa, para resoluciones superiores se suele incluir en el propio CI del DAC. 6DOLGD DQDOyJLFD Puede ser en corriente o en tensin. 0DUJHQ GLQiPLFR GH OD VHxDO GH VDOLGD Es el rango de variacin de la corriente o la tensin de salida. 6HQVLELOLGDG DQWH YDULDFLRQHV GH OD WHQVLyQ GH DOLPHQWDFLyQ Se suele expresar en % del fondo de escala referido al % de variacin de la fuente. Otras caractersticas que se deben tener en cuenta son la tensin de alimentacin, margen de temperatura en el que puede operar, potencia disipada, etc.

Juan Enrique Garca Snchez, Febrero de 2001

49

(63(&,),&$&,21(6 '( /26 &219(57,'25(6 '$ &RQWLQXDFLyQ 7,326 '( (5525(6 (1 /26 &219(57,'25(6 '$

(5525 '( &(52

(UURU GH FHUR RIIVHW HUURU Es el valor de la seal de salida del DAC cuando se pone en la entrada la palabra cdigo cero. Es debido a la existencia de una traslacin de la caracterstica de transferencia real respecto de la ideal. Es posible corregirlo con el uso de un potencimetro de ajuste de cero (offset) externo al chip. En ocasiones este ajuste debe hacerse sobre el operacional de salida porque el propio DAC no tiene ajuste de cero. El error de offset suele expresarse en % del FS, o bien en fracciones de LSB.
FS 7/8 3/4 5/8 1/2 3/8 1/4 1/8

CARACTERSTICA DE TRANSFERENCIA DE UN DAC IDEAL/REAL DE TRES DGITOS EN BINARIO NATURAL

SALIDA ANALGICA

000

001

010

011

100

101

110

111

ENTRADA DIGITAL

(5525 '( *$1$1&,$

(UURU GH JDQDQFLD JDLQ HUURU Representa la diferencia entre las caractersticas de transferencia ideal y real. Los fabricantes, suelen dar la diferencia en % entre ambas rectas para el nivel de salida FS-1LSB, suponiendo que el error de cero es nulo. Este error tambin suele corregirse mediante el ajuste de un potencimetro.
SALIDA ANALGICA FS 7/8 3/4 5/8 1/2 3/8 1/4 1/8

CARACTERSTICA DE TRANSFERENCIA DE UN DAC IDEAL/REAL DE TRES DGITOS EN BINARIO NATURAL

000

001

010

011

100

101

110

111

ENTRADA DIGITAL

Juan Enrique Garca Snchez, Febrero de 2001

50

(63(&,),&$&,21(6 '( /26 &219(57,'25(6 '$ &RQWLQXDFLyQ 7,326 '( (5525(6 (1 /26 &219(57,'25(6 '$ &RQWLQXDFLyQ
(5525 '( /,1($/,'$'

(UURU GH OLQHDOLGDG OLQHDULW\ HUURU Este error existe cuando ante incrementos iguales en el cdigo de entrada corresponden incrementos desiguales en la seal analgica de salida. Se dice que un convertidor D/A es montono cuando para combinaciones binarias crecientes produce siempre incrementos positivos en la seal de salida. El error de linealidad no es posible corregirlo mediante ajustes externos.
FS 7/8 3/4 5/8 1/2 3/8 1/4 1/8

CARACTERSTICA DE TRANSFERENCIA DE UN DAC IDEAL/REAL DE TRES DGITOS EN BINARIO NATURAL

SALIDA ANALGICA

000

001

010

011

100

101

110

111

ENTRADA DIGITAL

(5525 '( 0212721,&,'$'

(UURU GH PRQRWRQLFLGDG PRQRWRQLFLW\ HUURU Se produce cuando para combinaciones de entrada crecientes la seal de salida disminuye. Tanto el error de linealidad como el de monotonicidad, que se puede considerar un caso extremo de falta de linealidad, es ms acusado en los convertidores de resistencias ponderadas, dada la dificultad que supone obtener resistencias estables de valores muy diferentes.

CARACTERSTICA DE TRANSFERENCIA DE UN DAC IDEAL/REAL DE TRES DGITOS EN BINARIO NATURAL FS 7/8 3/4 5/8 1/2 3/8 1/4 1/8

SALIDA ANALGICA

000

001

010

011

100

101

110

111

ENTRADA DIGITAL

Juan Enrique Garca Snchez, Febrero de 2001

51

(63(&,),&$&,21(6 '( /26 &219(57,'25(6 '$ &RQWLQXDFLyQ 7,326 '( (5525(6 (1 /26 &219(57,'25(6 '$ &RQWLQXDFLyQ (UURU GH WUDQVLFLyQ HIHFWR JOLWFK Los conmutadores electrnicos utilizados en los convertidores D/A no presentan tiempos de conmutacin iguales en su paso de ON a OFF y de OFF a ON, adems, el mismo tipo de transicin necesita tiempos diferentes en conmutadores diferentes. Esto puede dar lugar a seales de salida transitorias (glitches) cuando se produce en la entrada el paso de una palabra cdigo a otra. El caso ms desfavorable se presenta cuando se produce una transicin entre dos palabras en la que cambian de valor todos los dgitos. Pongamos un ejemplo, supngase un DAC de 4 dgitos en el que en un determinado momento la entrada pasa de 1010 a 0101. Internamente la transicin entre estas dos palabras podra realizarse as:  1011 1111 1101 . Esto lo podemos representar en forma de cronograma.
EN ESTE INSTANTE LA ENTRADA PASA DE  A 

tON-OFF INT D tON-OFF INT B tOFF-ON INT C tOFF-ON INT A D C B A

FS

SALIDA ANALGICA

TRANSITORIO TIEMPO DE CONVERSIN

Aunque los glitches son de corta duracin, su efecto en la salida de corriente puede ser importante, atenundose en la salida de tensin debido a las limitaciones que impone el slew rate del A.O. de salida. Existen procedimientos para reducir la existencia de los glitches que no vamos a describir al exceder el nivel del curso. Los DACs que utilizan estas tcnicas se conocen con el nombre de DACs deglicher.
Juan Enrique Garca Snchez, Febrero de 2001

52

&219(56,1 $1$/*,&$',*,7$/
Los ADCs se pueden clasificar teniendo en cuenta la forma en que presentan la informacin en la salida: - Salida paralelo. - Salida serie. Los ADCs con salida paralelo se caracterizan porque proporcionan la palabra cdigo de salida en paralelo (cada dgito en un terminal independiente) Los convertidores de salida serie codifican tambin la seal analgica de entrada mediante una combinacin binaria, pero en vez de presentarla en paralelo a la salida lo hacen en serie a travs de un nico terminal. Este tipo de convertidores son adecuados en aplicaciones donde la informacin digital debe ser transmitida a distancia o cuando conviene conseguir aislamiento por medio de optoacopladores. Bsicamente los convertidores con salida serie se realizan mediante un ADC con salida paralelo seguido de un registro paralelo-serie. &219(57,'25(6 $' &21 6$/,'$ 3$5$/(/2 Son los ms utilizados y se pueden clasificar en: - ADCs de lazo abierto. - ADCs de lazo cerrado. En los primeros no existe realimentacin interna, obtenindose la informacin digital de forma directa.
ENTRADA ANALGICA

ADC

SALIDA DIGITAL

En los segundos existe un lazo de realimentacin del que forma parte un DAC. La salida digital queda estabilizada cuando la diferencia entre la salida del DAC y la entrada analgica es menor que q (intervalo de cuantificacin)
ENTRADA ANALGICA
_

CIRCUITO DIGITAL

DAC

SALIDA DIGITAL

Juan Enrique Garca Snchez, Febrero de 2001

53

'(6&5,3&,1 (;7(51$ '(/ &, &219(57,'25 $' &21 6$/,'$ 3$5$/(/2 Aunque no todos los C.I. ADC son iguales, se puede dar una disposicin genrica vlida para un gran nmero de convertidores.
VCC ANALGICA + VCC DIGITAL + + VREF -

ENTRADA ANALGICA AGND RELOJ

SALIDA

$'&

DIGITAL

DGND

INICIO CONV.

FIN CONV.

UNIP. BIP.

OTROS T. DE CONTROL

7HQVLRQHV GH DOLPHQWDFLyQ Normalmente estos C.I. Se alimentan con tensiones bipolares en la parte analgica y unipolares en la parte digital. 7HQVLyQ GH UHIHUHQFLD Se puede decir aqu lo mismo que dijimos en los DAC. 7HUPLQDO GH HQWUDGD GH OD VHxDO DQDOyJLFD Entre este terminal y el de AGND se aplica la seal a convertir. 6DOLGD GLJLWDO Puede ser serie o paralelo (en algunos casos se puede seleccionar el tipo de salida). Los niveles lgicos de salida se obtienen con respecto a la masa digital (DGND). En algunos casos la salida es triestado y est controlada por un terminal denominado OUTPUT ENABLE o CHIP SELECT. Esto facilita la conexin a un microprocesador. 7HUPLQDOHV GH PDVD Existen dos terminales de masa (AGND y DGND) que no estn conectados entre s por las razones ya expuestas en los DACs. (QWUDGD GH UHORM En muchos convertidores existen circuitos secuenciales tales como registros y contadores. Esto hace necesaria la existencia de una seal de reloj que en algunos casos la genera el propio C.I. 7HUPLQDOHV GH LQLFLR \ ILQ GH FRQYHUVLyQ El proceso de conversin comienza al introducir un pulso del nivel adecuado en la entrada de inicio de conversin (SC). Cuando la conversin ha terminado, el ADC devuelve otro pulso por la salida de fin de conversin (EOC). La frecuencia de muestreo la imponen los pulsos aplicados al terminal de inicio de conversin. Es evidente que la frecuencia de estos pulsos no puede ser ms alta que la que se deriva del tiempo de conversin del propio ADC

Juan Enrique Garca Snchez, Febrero de 2001

54

'(6&5,3&,1 (;7(51$ '(/ &, &219(57,'25 $' &21 6$/,'$ 3$5$/(/2 FRQWLQXDFLyQ La salida de fin de conversin, se puede utilizar para dar la orden de un nuevo inicio de conversin. De esta manera se logra un funcionamiento ininterrumpido del convertidor sin necesidad de una seal de inicio de conversin (modo libre). En este modo de funcionamiento, la frecuencia de muestreo ser la inversa del tiempo de conversin. Es preciso, no obstante, utilizar la circuitera necesaria para garantizar el arranque inicial. En la figura se muestra una posible solucin.

VCC EOC

$'&
SC

)XQFLRQDPLHQWR XQLSRODUELSRODU Este terminal permite fijar el modo de funcionamiento unipolar/bipolar del ADC. 2WURV WHUPLQDOHV GH FRQWURO En algunos ADCs existen terminales de control que pueden realizar funciones diversas. As, por ejemplo, algunos ADCs disponen de terminales de que permiten seleccionar varios tipos de cdigos digitales de salida. Por otra parte, cuando el ADC est pensado para ser compatible con un microprocesador, suele disponer de terminales tales como chip select (CS), lectura de datos (RD), habilitacin de salida (OE), etc.

Juan Enrique Garca Snchez, Febrero de 2001

55

&219(57,'25 $' 6,08/7$1(2 )/$6+

M/R ENTRADA ANALGICA V2N-1 3q/2 V2N-2 q R VREF S/H

R1=1.5R

R
_

V2 q V1 q/2 R2=0.5R R

9 9 9

Se trata de un convertidor con salida paralelo en lazo abierto. El proceso de cuantificacin lo realizan los 2N-1 comparadores y la red de resistencias. Al aumentar el nmero de dgitos la complejidad del codificador puede llegar a ser muy alta. Este hecho pone lmites en la practica al nmero de bits de estos convertidores. La seal analgica de entrada puede variar entre 0 y VREF. Si la seal de entrada es bipolar, el terminal que hemos puesto a masa se debe conectar a VREF. Pudiendo, entonces, variar la seal de entrada entre VREF y +VREF. La caracterstica ms relevante de estos convertidores es su elevada velocidad. Es el convertidor ms rpido. El tiempo de conversin, nicamente, es la suma de los tiempos de propagacin de sus componentes. Estos convertidores son muy utilizados en aplicaciones donde se requieren elevadas frecuencias de muestreo. Por ejemplo, en la digitalizacin de seales de video.

Juan Enrique Garca Snchez, Febrero de 2001

CK 2N-1 D2N-1

2N-2

D2N-2 REGISTRO CODIFICADOR DE SALIDA D2

.....
2 1

SALIDA DIGITAL

D1

SELECCIN DE CDIGO

56

&219(57,'25 $' '( 5$03$ 6(1&,//$

INICIO DE CONVERSIN (IC) FIN DE CONVERSIN (FC) DESCARGA CONDENSADOR (VD) M/R C

CIRCUITO DE CONTROL

-VREF

_ +

VR
+

S R

Q CK

RESET CONTADOR

COMPARADOR VIH RELOJ

ENTRADA ANALGICA (VI)

S/H

IC VIH

Q CK LOAD RESET t1 t2

El generador de rampa es un integrador cuya salida se deduce fcilmente: 95 =

La correspondencia entre el nivel de la seal de entrada VIH y el numero N de impulsos que cuenta el contador en el intervalo t2-t1, se puede obtener de forma inmediata teniendo en cuenta que en el instante t2 (fin de la conversin) se cumplen las relaciones (T es el periodo de la seal de reloj):
9,+ = 95() (W2 W1 ) \ W2 W1 = 17 5&

En esta ltima expresin queda clara la dependencia directa entre la salida digital (N) y el valor de la seal analgica de entrada (VIH). Se deduce fcilmente que el tiempo de conversin mximo (cuando VIH=VREF) es igual a RC. Este tipo de ADC se caracteriza por su simplicidad, por su lentitud y por su limitada precisin, dependiente de la estabilidad de la tensin de referencia, de R, de C y de la frecuencia de la seal de reloj.

Juan Enrique Garca Snchez, Febrero de 2001

GENERADOR DE RAMPA

LOAD

REGISTRO DE SALIDA SALIDA DIGITAL

VR

95() (W W1 ) 5&

de donde se obtiene:

1=

5& 9,+ 7 95()

57

&219(57,'25 $' '( '2%/( 5$03$ Se basa en un proceso de doble integracin. En primer lugar se integra la tensin analgica de entrada hasta el desbordamiento del contador, y a continuacin la tensin de referencia (-VREF) hasta que la salida del integrador alcanza el valor cero.
INICIO DE CONVERSIN (IC) FIN DE CONVERSIN (FC) CIRCUITO DE CONTROL

DESCARGA

-VREF
R
_

M/R COMPARADOR VR
_

RESET OVF CK CONTADOR K

REGISTRO CONMUTADOR ANALGICO ENTRADA ANALGICA (VI) IC VR

+

LOAD INTEGRADOR VIH S/H t0 TX t1

+

DE SALIDA SALIDA

RELOJ

DIGITAL

DESBORDAMIENTO DEL CONTADOR PENDIENTE=VREF/RC PENDIENTE=-VIH/RC

CUENTA DE 0 A 2K-1 CK tC. En el caso peor, tCMAX=2(2K-1)T

N fCK=1/T

Desde el instante inicial hasta t0, 95 = En el intervalo [t0,t1], 95 = 95 (W 0 ) + En el instante t1, 95 (W1 ) =

W 9,+ 5&

95() (W W0 ) = 9,+ W0 + 95() (W W0 ) 5& 5& 5&

9,+ 9 9 9 W 0 + 5() (W1 W0 ) = ,+ 7 2 . + 5() 7; = 0 5& 5& 5& 5&

Sabiendo que TX=NT, de la expresin anterior se deduce que: 1 =

2. 9,+ 95()

De modo, que N es independiente de R, de C y de la frecuencia de la seal de reloj, si se considera que el valor de estos parmetros no flucta durante el tiempo de conversin. La precisin del convertidor slo depende de la linealidad del integrador y de la estabilidad de VREF. La desventaja es que el tiempo de conversin es largo y variable.
Juan Enrique Garca Snchez, Febrero de 2001

58

&219(57,'25 $' '( 5$03$ (1 (6&$/(5$

INICIO DE CONVERSIN (IC) FIN DE CONVERSIN (FC) M/R

CIRCUITO DE CONTROL

S/H

COMPARADOR RELOJ

VO

VO

Ejemplo de conversin de una seal analgica en modo libre y sin circuito de muestreo retencin.

Un inconveniente importante de este tipo de ADCs, es su lentitud. Obsrvese, adems, que el tiempo de conversin es directamente proporcional a la magnitud de la seal analgica a convertir y, por tanto, ser mximo cuando la entrada analgica valga FS. Para conseguir tiempos de conversin aceptables ser necesario utilizar frecuencias de reloj altas. Por ejemplo, para un convertidor de N=12 bits con una frecuencia de reloj de 1 MHz, el tiempo de conversin mximo ser: tCMAX=(212-1)1 s 4.1 ms.

Juan Enrique Garca Snchez, Febrero de 2001

ENTRADA ANALGICA (VI)

VIH

VC CK

RESET CONTADOR

'$&

VREF
SALIDA DIGITAL REGISTRO DE SALIDA LOAD

VI

59

&219(57,'25 $' '( 5$03$ &217,18$ Este convertidor tiene el mismo principio de funcionamiento que el de rampa en escalera. La nica diferencia es que, en este caso, el contador no parte siempre desde cero, si no que la cuenta se inicia donde se qued en la conversin anterior, incrementndose o decrementndose para seguir las variaciones de la seal de entrada. Es obvio que de esta forma se reduce en tiempo de conversin, sobre todo con seales de variacin lenta. Cuando la seal de entrada es de variacin rpida o procede de canales distintos, y por tanto, las muestras sucesivas pueden tener valores muy diferentes, este tipo de convertidores no es adecuado.
INICIO DE CONVERSIN (IC) FIN DE CONVERSIN (FC) M/R

CIRCUITO DE CONTROL

S/H

COMPARADOR RELOJ

VO

VI

VO

Ejemplo de conversin de una seal analgica en modo libre y sin circuito de muestreo retencin.

Juan Enrique Garca Snchez, Febrero de 2001

ENTRADA ANALGICA (VI)

VIH

VC CK

UP/DOWN CONTADOR

'$&

VREF
SALIDA DIGITAL REGISTRO DE SALIDA LOAD

60

&219(57,'25 $' '( $352;,0$&,21(6 68&(6,9$6

INICIO DE CONVERSIN (IC) FIN DE CONVERSIN (FC)

CIRCUITO DE CONTROL RELOJ

M/R

S/H

COMPARADOR

VO

VC=0

0100 VC=0 VC=1 VC=0 0110 VC=1 VC=0 VC=1 VC=0 1010 VC=1

0010 VC=0

0001 VC=0 VC=1 VC=0

0011 VC=1 VC=0

0101

VC=1 VC=0

0000

0001

0010

0011

0100

0101

Es el ADC ms utilizado en la prctica por sus bajos tiempos de conversin (aunque superiores que en los flash) y su relativa simplicidad. Se observa que en la conversin se sigue un proceso dicotmico, de modo que para obtener N dgitos binarios es preciso realizar N operaciones. Como el tiempo de obtencin de cada bit es igual a un periodo de la seal de reloj (T), se deduce fcilmente que el tiempo de conversin es NT. Adems, es independiente del nivel de la seal de entrada.

Juan Enrique Garca Snchez, Febrero de 2001

ENTRADA ANALGICA (VI)

VIH

VC CK

REGISTRO DE DESPLAZAMIENTO

'$&

VREF
REGISTRO DE SALIDA 1000 VC=1 SALIDA DIGITAL LOAD

1100 VC=1

1110 VC=0 VC=1

0111 VC=1 VC=0

1001 VC=1 VC=0

1011 VC=1 VC=0

1101 VC=1 VC=0

1111 VC=1

0110

0111

1000

1001

1010

1011

1100

1101

1110

1111

61

'(6&5,3&,1 '( 81 &219(57,'25 $' &20(5&,$/ $'&  Se trata de un ADC de 8 bits de aproximaciones sucesivas con salida triestado y un tiempo de conversin tpico de alrededor de 100S. Este CI permite una conexin directa al bus de un microprocesador.
$'&

Las seales de control CS (chip select), WR (write) y RD (read), permiten direccinar el chip, dar la orden de inicio de conversin (escritura) y realizar la lectura de datos tras la conversin. Es la seal INTR la que nos indica, activndose con un cero, que la conversin ha terminado y, por tanto, el dato puede ser ledo.

Con CS=1 (independientemente del estado de WR Y RD) el chip no est seleccionado. En estas condiciones, las salidas de datos estn en estado de alta impedancia y la salida INTR estar a nivel alto si el ltimo dato convertido fue ledo, en caso contrario estar a nivel bajo.

Las hojas de caractersticas se pueden encontrar gratuitamente en ZZZQDWLRQDOFRP

Juan Enrique Garca Snchez, Febrero de 2001

62

'(6&5,3&,1 '( 81 &219(57,'25 $' &20(5&,$/ $'&  FRQWLQXDFLyQ ,QLFLR GH FRQYHUVLyQ La orden de inicio de conversin se genera direccionando el CI (CS=0) y dando una orden de escritura (WR=0). El siguiente cronograma muestra la secuencia de eventos. El proceso de conversin se inicia en el flanco de subida de WR. Aunque deben transcurrir de 1 a 8 ciclos de reloj externo hasta que empieza la conversin propiamente dicha.

)LQ GH FRQYHUVLyQ El final de la conversin lo indica la salida INTR ponindose a nivel bajo. /HFWXUD GH GDWRV La lectura de datos se realiza direccionando el chip (CS=0) y dando una orden de lectura (RD=0). Con RD=1 las salidas de datos se encuentran en estado de alta impedancia. Al realizar la lectura la salida INTR pasa a nivel alto.

En la hoja de caractersticas que proporciona el fabricante tenemos informacin detallada sobre los tiempos que aparecen en estos cronogramas.

Juan Enrique Garca Snchez, Febrero de 2001

63

'(6&5,3&,1 '( 81 &219(57,'25 $' &20(5&,$/ $'&  FRQWLQXDFLyQ 6HxDO GH UHORM Se puede obtener de dos formas: Utilizando un generador externo conectado a la patilla 4. Poniendo una resistencia (R) entre los terminales 19 y 4 y un condensador (C) entre el 4 y masa. En este caso la frecuencia de reloj viene dada por la expresin:

I &/. =

1 1 5& ln 3 1.15&

(QWUDGD DQDOyJLFD Dispone de dos entradas analgicas (Vin(+) y Vin(-)) a las que no se debe aplicar tensiones superiores a Vcc ni inferiores a 0V. Obsrvese en el diagrama de bloques interno que estn protegidas contra sobretensiones con una red de diodos. Como las seales aplicadas a las entradas analgicas se restan (vase diagrama de bloques), el cdigo de salida se corresponder con la diferencia de potencial entre estas dos entradas. Esta particularidad tiene algunas ventajas: Para tensiones de entrada diferenciales se reduce el efecto del ruido comn. La entrada Vin(-), puede ser utilizada para restar un valor constante a la magnitud de entrada aplicada a Vin(+), lo que permite fijar, dentro de unos mrgenes, el rango de la entrada analgica. 7HQVLyQ GH UHIHUHQFLD Se puede aplicar a la patilla 9 ponindola a VREF/2 o, si dejamos esta patilla sin conectar, internamente se obtiene una referencia de Vcc/2. En todo caso, siempre se debe cumplir que Vin(+)-Vin(-)VREF.

Juan Enrique Garca Snchez, Febrero de 2001

64

'(6&5,3&,1 '( 81 &219(57,'25 $' &20(5&,$/ $'&  FRQWLQXDFLyQ (-(03/26 '( $3/,&$&,1 73,&26

0VIN(+)-VIN(-) 5V

0VIN(+)-VIN(-) 5V

0 VIN 3V 2V VIN 3V

Juan Enrique Garca Snchez, Febrero de 2001

65

'(6&5,3&,1 '( 81 &219(57,'25 $' &20(5&,$/ $'&  FRQWLQXDFLyQ (-(03/26 '( $3/,&$&,1 73,&26 FRQWLQXDFLyQ

Ajuste del cero y fondo de escala en un amplio margen

Conexin directa a un microprocesador.

Juan Enrique Garca Snchez, Febrero de 2001

66

(63(&,),&$&,21(6 '( /26 &219(57,'25(6 $' Distinguiremos entre los parmetros de un convertidor y los tipos de errores que presenta. Toda esta informacin la facilitan los fabricantes en las hojas de caractersticas de sus productos. 3$50(7526 '( /26 $'&6 5HVROXFLyQ De la misma manera que en el caso de los DACs, es el fondo de escala dividido por el nmero de palabras del cdigo de salida que utilice el ADC. Por ejemplo, si se trata de un convertidor de 8 bits con entrada de 0 a 5V y con salida en binario natural la resolucin sera 5/28= 19.5 mV. 7LHPSR GH FRQYHUVLyQ Es el tiempo que media desde que se da la orden de inicio de conversin hasta que a la salida se obtiene la palabra cdigo correspondiente a la entrada analgica. En algunos casos este parmetro se expresa de forma relativa indicando el nmero de pulsos de reloj necesarios para realizar una conversin. Frecuentemente, como ya se ha dicho, el tiempo de conversin depende del nivel de la entrada analgica. En estos casos se suele dar el tiempo de conversin mximo. 0DUJHQ GH WHQVLRQHV DQDOyJLFDV GH HQWUDGD Este es otro dato que proporciona la hoja de caractersticas. Es frecuente que el mismo convertidor permita varios rangos de entrada. El fabricante da informacin precisa de cmo conseguirlos. &yGLJRV GH VDOLGD Existen convertidores que permiten elegir uno de entre varios cdigos de salida. (QWUDGD XQLSRODUELSRODU Indica si la seal de entrada puede ser unipolar o bipolar. En general, los convertidores permiten seleccionar uno u otro modo de funcionamiento. 6DOLGD GLJLWDO Hace referencia a si la salida es triestado y a los niveles lgicos que proporciona (TTL, CMOS, etc.) (5525(6 (1 /26 &219(57,'25(6 $'
SALIDA DIGITAL IDEAL

(UURU GH OLQHDOLGDG Se produce cuando el intervalo de cuantificacin no se mantiene constante dentro del margen de variacin de la seal analgica de entrada. Este error no se puede corregir externamente y se debe a no linealidades de los componentes estructurales del ADC.

REAL

ENTRADA ANALGICA

Juan Enrique Garca Snchez, Febrero de 2001

67

(5525(6 (1 /26 &219(57,'25(6 $' FRQWLQXDFLyQ

SALIDA DIGITAL IDEAL

3DODEUDV FyGLJR RPLWLGDV HUURU GH OLQHDOLGDG GLIHUHQFLDO Se produce cuando la funcin de transferencia es tal que algunas palabras cdigo no tienen la posibilidad de presentarse a la salida. Este error no se puede corregir externamente. En la figura se muestra un ejemplo en el que las palabras cdigo 0101 y 1010 no se pueden dar.

REAL

1010

0101

ENTRADA ANALGICA

(UURU GH JDQDQFLD Se produce cuando las funciones de transferencia real e ideal tienen pendientes distintas. Si en un convertidor ideal, la primera transicin en el cdigo de salida se produce para una tensin de entrada VI=1/2LSB, y la ltima para VI=FS-3/2LSB, existir un error de ganancia cuando la diferencia en la tensin de entrada para la primera y ltima transicin es distinta de FS-2LSB. Este tipo de error se puede corregir externamente.

SALIDA DIGITAL IDEAL REAL

ENTRADA ANALGICA SALIDA DIGITAL IDEAL

(UURU GH RIIVHW Se presenta cuando la caracterstica de transferencia real del ADC est desplazada frente a la ideal. Este error normalmente se puede corregir con ajustes externos.

REAL

ENTRADA ANALGICA

Juan Enrique Garca Snchez, Febrero de 2001

68

&21),*85$&,21(6 73,&$6 '( 81 6,67(0$ '( $'48,6,&,1 '( '$726 Se trata de la solucin ms simple en cuanto al nmero de elementos utilizados. Por otro lado, presenta el inconveniente de que los elementos comunes deben ser adaptados a las caractersticas del canal direccionado en cada momento.
A AMP FILTRO S/H D

MULTIPLEXOR ANALGICO

T2

TN

6LVWHPD GH DGTXLVLFLyQ GH GDWRV FRQ PXOWLSOH[DGR GH EDMR QLYHO

Solucin intermedia.
INTERFACE I/O DIGITAL

T1

AMP

FILTRO

MULTIPLEXOR ANALGICO

T2

AMP

FILTRO

A S/H D

TN

AMP

FILTRO

6LVWHPD GH DGTXLVLFLyQ GH GDWRV FRQ PXOWLSOH[DGR GH DOWR QLYHO El coste de los convertidores A/D ha ido bajando hasta el punto de que la alternativa de multiplexado digital es asequible en la mayora de los casos.
A BUS DEL SISTEMA D A T2 AMP FILTRO S/H D INTERFACE I/O DIGITAL MULTIPLEXOR DIGITAL

T1

AMP

FILTRO

S/H

......

A TN AMP FILTRO S/H D

6LVWHPD GH DGTXLVLFLyQ GH GDWRV FRQ PXOWLSOH[DGR GLJLWDO

Juan Enrique Garca Snchez, Febrero de 2001

BUS DEL SISTEMA

......

BUS DEL SISTEMA

T1

INTERFACE I/O DIGITAL

......

69

(-(03/2 '( 7$5-(7$ '( $'48,6,&,1 '( '$726 3&/+

10MHZ 1MHZ 10 MHZ OSC.

ASIC AD1801
100KHZ DIVIDER 12 BIT D/A ... ADDRESS BUS ADDRESS DECODER REGISTER S SELECT CONVERTER D/A OUTPUT

8254
COUNTER #0

COUNTER COUNTER GATE

3& %86

STATUS

COUNTER #1

...

16 BIT DIG. IN

DIGITAL INPUT

DATA BUFFER

INTERNAL DATA BUS COUNTER #2 DIG. OUT ... 16 BIT DIGITAL OUTPUT

DMA SIGNALS

DMA LOGIC

TRIG. LOGIC

EXT. TRIG.

IRQ SIGNALS

IRQ LOGIC

DATA MUX

RAM

SCAN LOGIC 16 S/E OR 8 DIFF.

. . . . . . . . .

CHANNEL

MUX

ANALOG INPUT

12 BIT A/D

SAMPLE & HOLD

PROG. GAIN AMPLIFIER

PCL- 818H BLOK DIAGRAM

CONVERTER

&DUDFWHUtVWLFDV JHQHUDOHV PiV UHOHYDQWHV Convertidor A/D de aproximaciones sucesivas de 12 bits. Frecuencia mxima de muestreo: 100000 muestras/segundo. 16 canales de entrada analgicos. Rangos de tensiones de entrada en modo unipolar: 0 - 1, 0 - 2, 0 - 5, 0 - 10 v. Rangos de tensiones de entrada en modo bipolar: 1.25, 2.5, 5, 10 v. Ganancia programable por hardware y por software. Entradas analgicas configurables en modo comn (16), en modo diferencial (8). Adquisicin por consulta, por interrupcin o por acceso directo a memoria. Disparo por software, disparo por reloj interno programable disparo externo. Convertidor D/A de 12 bits. Un canal analgico de salida (0 5 0 10 v.). 16 canales digitales (niveles TTL) de entrada. 16 canales digitales (niveles TTL) de salida. Dos bases de tiempos (1Mhz 10 Mhz) seleccionables por hardware.

Juan Enrique Garca Snchez, Febrero de 2001

70