Académique Documents
Professionnel Documents
Culture Documents
Tech1
I- Etude de ladditionneur 1- complter la table de vrit dun additionneur complet de deux nombres 1 bits ; (Si : somme ;Ci+1 :la retenue de sortie ;Ci : la retenue dentre ; ai et bi :bits dentres ). ai 0 0 0 0 1 1 1 1 bi 0 0 1 1 0 0 1 1 Ci 0 1 0 1 0 1 0 1
/1
Ci+1
Si
/1
2- Donner les quations logiques simplifies des sorties. Ci+1=. Si =. 3- Complter le logigramme de ladditionneur complet.
/1
U1
Ai
0 0
U3 U4
U2
Si
Bi
Ci
C1
C2
U5
Ci+1
5- Mettre les entres et les sorties et complter le traage du schma synoptique de de /2 ladditionneur des deux nombres A (a3a2a1a0) et B(b3b2b1b0)
. . . . . . . .
+
.
+
.
+
.
+
.
6- On souhaite transformer le montage prcdent en un additionneur / soustracteur. On rappelle que dans la reprsentation en complment 2. A - B = A + (-B) = A + B +1. Cet additionneur / soustracteur possdera une entre de commande ADD qui sera utilise comme suit : ADD = 0, fonctionnement en additionneur ADD = 1, fonctionnement en soustracteur a- Complter la table de vrit suivante ( yi est limage de bit bi ou son complment selon lopration).
/2
ADD 0 0 1 1
bi 0 1 1 0
yi
Yi=
/1
a0
ADD
y3
y2
y1
y0
7- le complmenteur 2 est un circuit qui effectue le complment deux dun nombre binaire (complment 2 de A* = A + 1 ) . En se rfrent au dossier technique (circuit additionneur page 2/2) Complter le schma de cblage de ce complmenteur 2 4 bits. /2
+Vcc A1 0 A2
0 A3 0 A4 0
S1 S2 S3 S4
C5
+Vcc
II- Etude du comparateur Le comparateur existant dans le systme compare les volumes des bidons et comportant les trois cellules suivantes : - additionneur 1 bit - comparateur 1 bit - porte logique ou exclusif 1- Pour A : A0 et B : B0, complter le logigramme ralisant la fonction S suivante : - Si A B : S = A + B - Si A < B : S = A - B
/2 B A
+
S
A=B A>B
Comparateur 1 bit
2- On compte changer le comparateur prcdent par un autre 8 bits. Complter le schma suivant :
/2
R1
a0 a1 a2 a3 a4 a5 a6 a7
10k
R2
10k
R3
10k
R4
10k
R5
10k
R6
10k
R7
10k
R8
10k
U1
10 12 13 15 9 11 14 1 2 3 4 A0 A1 A2 A3 B0 B1 B2 B3 A<B A=B A>B 7485
7 6 5
b0 b1 b2 b3 b4 b5 b6 b7
U2
10 12 13 15 9 11 14 1 2 3 4 A0 A1 A2 A3 B0 B1 B2 B3 A<B A=B A>B 7485
D1
R17
220
D2
R18
220
7 6 5
D3
220
10k
R9
10k
R10
10k
R11
10k
R12
10k
R13
10k
R14
10k
R15
10k
R16
10k
III- Etude de l'UAL Le circuit intgr 74LS381 est une UAL qui permet de raliser des oprations logiques ou arithmtiques entre deux mots de 4 bits : A = a3a2a1a0 et B = b3b2b1b0
Clear
B-A A-B A plus B A OU B A XOR B A ET B Preset /2
/2
F1 R 2
10k
U 1
3 1 19 17 4 2 18 16 15 5 6 7 A A A A B B B B 0 1 2 3 0 1 2 3 G P F F F F 0 1 2 3 8 9 11 12
F2 R 3
10k
F3 R 4
13 14 10k
C N S0 S1 S2 74LS 381
/1
3) Indiquer ltat des LEDs (allumes ou teintes) F0 = F1 = F2 = F3 = Chane de conditionnement de bidons dhuile____________________ 5/5