1. Titulo Memorias RAM 1.

1 Introduccin

1.1.1 Antecedentes Las siglas RAM vienen de los vocablos ingleses "Random Access Memory". Significa "Memoria de Acceso Aleatorio", y se refiere a la capacidad del sistema de acceder a una posicin en concreto de la memoria de manera directa. En el caso contrario estara el almacenamiento en cintas, que para acceder a un dato concreto, si est a mitad de la cinta hay que recorrerla toda desde el principio para llegar a l. En la RAM esto no ocurre y se puede acceder a la ubicacin del dato de manera directa. A parte de ese tipo de acceso, hay otra caracterstica que diferencia a la memoria RAM de otros tipos de memoria, y es su volatibilidad. Es decir, la informacin slo se mantiene en la memoria mientras haya suministro elctrico, si lo suprimimos (al apagar el ordenador), todos los datos se borran. 1.1.2Justificacin Uno de los componentes ms importantes de un ordenador es la memoria principal o memoria RAM. En esta memoria se cargan los programas y los datos que se estn usando en el ordenador mientras ste permanece encendido, por tanto, cuanto mejores sean las prestaciones de la memoria ms se notar en el funcionamiento del sistema. Si disponemos de ms capacidad de memoria, podemos tener ms programas abiertos a la vez o con grandes volmenes de datos. Adems de la capacidad, tambin hay que tener en cuenta la velocidad de la memoria, si es ms rpida, podremos ejecutar programas y mover datos con mayor rapidez (con este ejemplo vemos claramente que la velocidad de trabajo de un ordenador no slo est en el procesador, sino en ms componentes, como la memoria RAM 1.2 Objetivos

1.2.1 Objetivo general Memorias RAM 1.2.2 Objetivos especficos 1.3 Marco teorico La expresin memoria RAM se utiliza frecuentemente para describir a los mdulos de memoria utilizados en los computadores personales y servidores. En el sentido estricto, esta memoria es solo una variedad de la memoria de acceso aleatorio: las ROM, memorias Flash, cach (SRAM), los registros en procesadores y otras unidades de procesamiento tambin poseen la cualidad de presentar retardos de acceso iguales para cualquier posicin. Los mdulos de RAM son la presentacin comercial de este tipo de memoria, que se compone de circuitos integrados soldados sobre un circuito impreso independiente, en otros dispositivos como las consolas de videojuegos, la RAM va soldada directamente sobre la placa principal. 1.4 MEMORIAS RAM La memoria de acceso aleatorio (en ingls: random-access memory) se utiliza como memoria de trabajo para el sistema operativo, los programas y la mayora del software. Es all donde se cargan todas las instrucciones que ejecutan el procesador y otras unidades de cmputo. Se denominan de acceso aleatorio porque se puede leer o escribir en una posicin de memoria con un tiempo de espera igual para cualquier posicin, no siendo necesario seguir un orden para acceder a la informacin de la manera ms rpida posible. Durante el encendido del computador, la rutina POST verifica que los mdulos de memoria RAM estn conectados de manera correcta. En el caso que no existan o no se detecten los mdulos, la mayora de tarjetas madres emiten una serie de pitidos que indican la ausencia de memoria principal. T Entre ellas podemos distinguir dos tipos de memorias RAM: Estticas: (SRAM) ste tipo de memoria, mantiene su contenido inalterado, mientras recibe energa. Dinmicas: (DRAM) Las memorias dinmicas pierden su informacin cuando ste es ledo y adems si dejan de recibir energa. Para evitar las prdidas de informacin al ser leda se restaura la informacin que contienen sus celdas (refresco) 1.4.1 TIPOS DE MEMORIAS RAM 1.4.1.1 SRAM Static Random Access Memory (SRAM), o Memoria Esttica de Acceso Aleatorio es un tipo de memoria basada en semiconductores que a diferencia de la memoria DRAM, es capaz de mantener los datos, mientras est alimentada, sin necesidad de circuito de refresco. Sin embargo, s son memorias voltiles, es decir que pierden la informacin si se les interrumpe la alimentacin elctrica. Estas memorias son de Acceso Aleatorio, lo que significa que las posiciones en la memoria pueden ser escritas o ledas en cualquier orden, independientemente de cual fuera la ltima posicin de memoria accedida. Cada bit en una SRAM se almacena en cuatro transistores, que forman unbiestable. Este circuito biestable tiene dos estados estables, utilizados para almacenar (representar) un 0 o un 1. Se utilizan otros dos transistoresadicionales para controlar el acceso al

biestable durante las operaciones de lectura y escritura. Una SRAM tpica utilizar seis MOSFET para almacenar cada bit. Adicionalmente, se puede encontrar otros tipos de SRAM, 1 2 3 que utilizan ocho, diez, o ms transistores por bit. Esto es utilizado para implementar ms de un puerto de lectura o escritura en determinados tipos de memoria de video. Un menor nmero de transistores por celda, har posible reducir el tamao de esta, reduciendo el coste por bit en la fabricacin, al poder implementar ms celdas en una misma oblea de silicio. Es posible fabricar celdas que utilicen menos de seis transistores, pero en los casos de tres 4 5 transistores o uno solo se estara hablando de memoriaDRAM, no SRAM. El acceso a la celda es controlado por un bus de control (WL en la figura), que controla los dos transistores de acceso M5 y M6, quienes controlan si la celda debe ser conectada a los buses BLy BL. Ambos son utilizados para transmitir datos tanto para las operaciones de lectura como las de escritura, y aunque no es estrictamente necesario disponer de ambos buses, se suelen implementar para mejorar los mrgenes de ruido.

Esquema de una SRAM 1.4.1.2. DRAM un tipo de memoria de gran capacidad pero que precisa ser constantemente refrescada (reenergizada) o perdera su contenido. Generalmente usa un transistor y un condensador para representar un bit. Los condensadores debe de ser energizados cientos de veces por segundo para mantener las cargas. A diferencia de los chips firmware (ROMs, PROMs, etc.) las dos principales variaciones de RAM (dinmica y esttica) pierden su contenido cuando se desconectan de la alimentacin. Contrasta con la RAM esttica. Tambin algunas veces el trmino RAM (Random Access Memory) es utilizado para referirse a la DRAM y distinguirla de la RAM esttica (SRAM) que es ms rpida y ms estable que la RAM dinmica, pero que requiere ms energa y es ms cara

Bit de una DRAM 1.4.2 MODULOS DE MEMORIA Los mdulos de memoria RAM son tarjetas de circuito impreso que tienen soldados integrados de memoria DRAM por una o ambas caras. La implementacin DRAM se basa en una topologa de Circuito elctrico que permite alcanzar densidades altas de memoria por cantidad de transistores, logrando integrados de cientos o miles de megabits. Mdulos SIMM: Formato usado en computadores antiguos. Tenan un bus de datos de 16 32 bits Mdulos DIMM: Usado en computadores de escritorio. Se caracterizan por tener un bus de datos de 64 bits.

Mdulos SO-DIMM: Usado en computadores porttiles. Formato miniaturizado de DIMM. 1.4.2.1 SIMM Se trata de placas de circuito impresas, con uno de sus lados equipado con chips de memoria. Existen dos tipos de mdulos SIMM, segn el nmero de conectores: Los mdulos SIMM con 30 conectores (de 89x13mm) son memorias de 8 bits que se instalaban en los PC de primera generacin (286, 386).

Memoria simm 30 contactos Los mdulos SIMM con 72 conectores (sus dimensiones son 108x25mm) son memorias capaces de almacenar 32 bits de informacin en forma simultnea. Estas memorias se encuentran en los PC que van desde el 386DX hasta los primeros Pentiums. En el caso de estos ltimos, el procesador funciona con un bus de informacin de 64 bits, razn por la cual, estos ordenadores necesitan estar equipados con dos mdulos SIMM. Los mdulos de 30 clavijas no pueden instalarse en posiciones de 72 conectores, ya que la muesca (ubicada en la parte central de los conectores) imposibilitara la conexin.

Memoria SIMM 72 contactos 1.4.2.2 DIMM Los mdulos en formato DIMM (Mdulo de Memoria en Lnea Doble), son memorias de 64 bits, lo cual explica por qu no necesitan emparejamiento. Los mdulos DIMM poseen chips de memoria en ambos lados de la placa de circuito impresa, y poseen a la vez, 84 conectores de cada lado, lo cual suma un total de 168 clavijas. Adems de ser de mayores dimensiones que los mdulos SIMM (130x25mm), estos mdulos poseen una segunda muesca que evita confusiones.

Memoria DIMM 168 contactos o clavijas 1.4.2.3 SO DIMM DIMM (DIMM de contorno pequeo), diseados para ordenadores porttiles. Los mdulos SO DIMM slo cuentan con 144 clavijas en el caso de las memorias de 64 bits, y con 77 clavijas en el caso de las memorias de 32 bits.

1.4.2.4 RIMM Los mdulos en formato RIMM (Mdulo de Memoria en Lnea Rambus, tambin conocido como RDRAM o DRDRAM) son memorias de 64 bits desarrolladas por la empresa Rambus. Poseen 184 clavijas. Dichos mdulos poseen dos muescas de posicin, con el fin de evitar el riesgo de confusin con mdulos previos. Dada la alta velocidad de transferencia de que disponen, los mdulos RIMM poseen una pelcula trmica cuyo rol es el mejorar la transferencia de calor. Al igual que con los mdulos DIMM, tambin existen mdulos ms pequeos, conocidos como SO RIMM (RIMM de contorno pequeo), diseados para ordenadores porttiles. Los mdulos SO RIMM poseen slo 160 clavijas 1.4.3 Funcionamiento La memoria de acceso aleatorio consta de cientos de miles de pequeos capacitadores que almacenan cargas. Al cargarse, el estado lgico del capacitador es igual a 1; en el caso contrario, es igual a 0, lo que implica que cada capacitador representa un bit de memoria. Teniendo en cuenta que se descargan, los capacitadores deben cargarse constantemente (el trmino exacto es actualizar) a intervalos regulares, lo que se denomina ciclo de actualizacin. Las memorias DRAM, por ejemplo, requieren ciclos de actualizacin de unos 15 nanosegundos (ns). Cada capacitador est acoplado a un transistor (tipo MOS), lo cual posibilita la "recuperacin" o modificacin del estado del capacitador. Estos transistores estn dispuestos en forma de tabla (matriz), de modo que se accede a la caja de memoria (tambin llamada punto de memoria) mediante una lnea y una columna. He aqu un pequeo ejemplo de cmo estn dispuestos:

Matriz de memoria RAM Puesto que se trata de un almacenamiento voltil, cualquier dato almacenado en memoria Debe ser salvado a un almacenamiento permanente (disco) antes de apagar el sistema. 1.4.4 Estructura lgica En cuanto a la estructura lgica de las memorias RAM, a stas se puede acceder, tanto para lectura como para escritura, se accede a los mismos, en grupos de 8 bytes, mediante una direccin. Podemos distinguir dos aspectos que pueden ser relevantes para los programadores: Cmo se guardan los datos. Cmo se guardan los ejecutables. 1.4.4.1 Respecto a los datos

Aunque la arquitectura de PC permite manejar la memoria en bytes individuales. Muchas operaciones implican guardar palabras de 16 bits. De estos 2 octetos adyacentes, el de la izquierda es el ms significativo y el de la derecha el menos. En estos casos, el byte menos significativo se guarda en la posicin ms baja y el ms significativo a continuacin, en la posicin ms alta. 1.4.4.2 Respecto a los ejecutables Para ejecutar un programa, ste debe ser previamente cargado en memoria. Pero en la mayora de los casos no se trata de una carga del fichero tal cual se encuentra en el disco, sino que requiere un "acomodo" especial. De este trabajo se encarga un programa especial (de carga), y se exige que la primera parte del contenido de un fichero .EXE contenga precisamente la informacin sobre "como" se realizar la acomodacin antes aludida. En el caso de Windows, los ejecutables deben contener esta informacin en un formato especfico, denominado nuevo formato de fichero ejecutable ("New Executable file format"); una especificacin de MS para las aplicaciones que deban correr bajo sus Sistemas. 1.4.5 Sistemas de correccin Ya desde el principio, la existencia de errores hizo cobrar relevancia a los mecanismos capaces de detectar, y en su caso corregir, los posibles errores que se puedan producir en los procesos de lectura/escritura. A la fecha se emplean principalmente dos mtodos para garantizar la integridad de los datos: la paridad, y el cdigo de correccin de erroresECC ("Error Checking and Correction"). 1.4.5.1 Paridad Es el mtodo ms comn y tradicional. Consiste en que por cada 8 bits (byte) de almacenamiento, se aade 1 bit adicional. A cambio de aumentar en un 12.5% el tamao de la memoria, se consigue un cierto control sobre la integridad de los datos, ya que este bit adicional contiene informacin sobre la paridad del conjunto. A este respecto existen dos protocolos: paridad par e impar. 1.4.5.1.1 Paridad par Paso 1 El bit de paridad se fija en uno (se activa), si los bits de datos contienen un nmero par de unos. Por el contrario, si el nmero es impar, se desactiva. Paso 2 Los 8 bits de datos y el de paridad se almacenan en DRAM. Paso 3 Los datos son interceptados por el circuito de paridad antes de ser enviados al procesador. Si este circuito identifica un nmero impar de unos, los datos se consideran vlidos. Se elimina el bit de paridad y se traspasan los bits de datos al procesador. Si el nmero de unos es par, el dato se considera errneo y se genera un error de paridad. 1.4.5.1.2 Paridad impar Paso 1 El bit de paridad se fija en uno si los bits de datos contienen un nmero impar de unos, y se desactiva si su nmero es par. Paso 2 Los 8 bits de datos y el de paridad se almacenan en DRAM Paso 3 El proceso es anlogo al de paridad par. La diferencia es que el dato se considera vlido si el nmero de unos es par y errneo en caso contrario. El modelo de paridad tiene ciertas limitaciones, la principal es que puede detectar el error pero no corregirlo (no sabe cual es el bit errneo). Adems, si hay ms de un bit incorrecto, los bits defectuosos pueden cancelarse entre s y enmascarar el error (sin embargo, la posibilidad de que esto ocurra es remota). Paridad artificial. Algunos fabricantes de equipos de baja calidad utilizan un chip de paridad artificial. Este chip no almacena en realidad ningn bit extra con la paridad del dato. En su lugar generan un bit adicional cuando el dato debe se enviado al controlador de paridad con el valor correcto. En realidad es un mtodo de engaar al controlador de paridad envindole siempre la seal Ok 1.4.6 ECC Los mdulos de memoria ECC (Cdigos de Correccin de Errores), disponen de varios bits dedicados a la correccin de errores (conocidos como bits de control). Dichos mdulos, utilizados principalmente en servidores, permiten la deteccin y la correccin de errores. Este sistema ECC ("Error Checking and Correction") se basa en un algoritmo ms complejo, y se utiliza en PCs de gama alta, como servidores de Red. El sistema trabaja en conjuncin con el controlador de memoria, y anexa a los bits de datos los bits ECC, que son almacenados junto con los de datos. Estos bits extras, junto con la decodificacin correspondiente, sirven para realizar la comprobacin en el momento de la lectura.

Su diferencia principal con la paridad es que puede detectar el error de un bit y corregirlo, con lo que generalmente el usuario no detecta que se ha producido un error. Dependiendo del controlador de memoria utilizado, el sistema ECC tambin puede detectar errores de 2, 3 y 4 bits (sumamente raros), aunque en este caso no puede corregirlos; en estos casos devuelve un error de paridad. En ambos casos, paridad o ECC, cuando se detecta un error se produce una excepcin no enmascarable. Lo que sucede a continuacin depende del Sistema. En algunos casos el procesador se detiene y lanza una rutina que deja la pantalla en blanco (o azul) y muestra el error. En otros se permite ignorar el error, guardar el trabajo en curso y continuar. En cualquier caso, despus de uno de estos errores, es conveniente pasar al equipo un test de memoria especializado, ms severo que el realizado por la POST de la BIOS. 1.4.7 Tipos de memorias RAM Se hablara de las ms conocidas 1.4.7.1 DRAM PM La DRAM (RAM Dinmica) es el tipo de memoria ms comn en estos tiempos. Se trata de una memoria cuyos transistores se disponen en forma de matriz, en forma de filas y columnas. Un transistor, acoplado con un capacitador, proporciona informacin en forma de bits. Dado que un octeto contiene 8 bits, un mdulo de memoria DRAM de 256 Mo contendr por lo tanto 256 * 2^10 * 2^10 = 256 * 1024 * 1024 = 268.435.456 octetos = 268.435.456 * 8 = 2.147.483.648 bits = 2.147.483.648 transistores. De esta manera, un mdulo de 256 Mo posee una capacidad de 268.435.456 octetos, o 268 Mo. Los tiempos de acceso de estas memorias son de 60 ns. Adems, el acceso a la memoria en general se relaciona con la informacin almacenada consecutivamente en la memoria. De esta manera, el modo de rfaga permite el acceso a las tres partes de informacin que siguen a la primera parte, sin tiempo de latencia adicional. De este modo, el tiempo necesario para acceder a la primera parte de la informacin es igual al tiempo del ciclo ms el tiempo de latencia, mientras que el tiempo necesario para acceder a las otras tres partes de la informacin slo es igual al tiempo de ciclo; los cuatro tiempos de acceso se expresan, entonces, en la forma XYYY. Por ejemplo, 5333 indica que la memoria necesita 5 ciclos del reloj para acceder a la primera parte de la informacin, y 3 para acceder las subsiguientes. 1.4.7.2 DRAM FPM Para acelerar el acceso a la DRAM, existe una tcnica, conocida como paginacin, que permite acceder a la informacin ubicada en una misma columna, modificando nicamente la direccin en la fila, y evitando de esta manera, la repeticin del nmero de columna entre lecturas por fila. Este proceso se conoce como DRAM FPM (Memoria en Modo Paginado). El FPM alcanza tiempos de acceso de unos 70 u 80 nanosegundos, en el caso de frecuencias de funcionamiento de entre 25 y 33 Mhz. 1.4.7.3 DRAM EDO La DRAM EDO (Salida de Informacion Mejorada, a veces denominada "hiper] pagina") se introdujo en 1995. La tecnica utilizada en este tipo de memoria implica direccionar la columna siguiente mientras paralelamente se esta leyendo la informacion de una columna anterior. De esta manera, se crea un acceso superpuesto que permite ahorrar tiempo en cada ciclo. El tiempo de acceso de la memoria EDO es de 50 a 60 nanosegundos, en el caso de una frecuencia de funcionamiento de entre 33 y 66 Mhz. De modo que la RAM EDO, cuando se utiliza en modo rafaga, alcanza ciclos 5]2]2]2, lo cual representa una ganancia de 4 ciclos al acceder a 4 partes de informacion. Dado que la memoria EDO no funcionaba con frecuencias mayores a 66 Mhz, se suspendio su uso en favor de la SDRAM 1.4.7.4 SDRAM La SDRAM (DRAM Sincrnica), introducida en 1997, permite la lectura de la informacin sincronizada con el bus de la placa madre, a diferencia de lo que ocurre con las memorias EDO y FPM (conocidas como asincrnicas), las cuales poseen reloj propio. La SDRAM elimina de esta manera, los tiempos de espera ocasionados por la sincronizacin con la placa madre. Gracias a esto se logra un ciclo de modo rfaga de 5111, con una ganancia de 3 ciclos en comparacin con la RAM EDO. La SDRAM puede, entonces, funcionar con una frecuencia mayor a 150 MHz, logrando tiempos de acceso de unos 10 ns. 1.4.7.5 DRSDRAM

La DRSDRAM (DRAM Directa de Rambus), es un tipo de memoria que permite la transferencia de datos a un bus de 16 bits y a una frecuencia de 800 Mhs, lo que proporciona un ancho de banda de 1,6 GB/s. Al igual que la SDRAM, este tipo de memoria est sincronizada con el reloj del bus, a fin de mejorar el intercambio de informacin. Sin embargo, la memoria RAMBUS es un producto de tecnologa patentada, lo que implica que cualquier empresa que desee producir mdulos RAM que utilicen esta tecnologa deber abonar regalas, tanto a RAMBUS como a Intel. 1.4.7.6 DDRSDRAM La DDRSDRAM (SDRAM de Tasa Doble de Transferencia de Datos) es una memoria basada en la tecnologa SDRAM, que permite duplicar la tasa de transferencia alcanzada por sta utilizando la misma frecuencia. La informacin se lee o ingresa en la memoria al igual que un reloj. Las memorias DRAM estndares utilizan un mtodo conocido como SDR (Tasa Simple de Transferencia de Datos), que implica la lectura o escritura de informacin en cada borde de entrada.

Entrada y salida de informacin SDR La DDR permite duplicar la frecuencia de lectura/escritura con un reloj a la misma frecuencia, enviando informacin a cada borde de entrada y a cada borde posterior.

Entrada y salida de informacin DDR Las memorias DDR por lo general poseen una marca, tal como PCXXXX, en la que "XXXX" representa la velocidad en MB/s. 1.4.7.7 DDR2SDRAM Las memorias DDR2 (o DDR]II) alcanzan velocidades dos veces superiores a las memorias DDR con la misma frecuencia externa. El acronimo QDR (Tasa Cuadruple de Transferencia de Datos o con Quad-pump) designa el metodo de lectura y escritura utilizado. De hecho, la memoria DDR2 utiliza dos canales separados para los procesos de lectura y escritura, con lo cual es capaz de enviar o recibir el doble de informacion que la DDR.

Entrada y salida de informacin DDR2 La DDR2 tambin posee ms conectores que la DDR clsica (la DDR2 tiene 240, en comparacin con los 184 de la DDR). 1.4.7.8 DDR3-SDRAM DDR3 SDRAM es una mejora de su predecesora, la DDR2 SDRAM y no son compatibles. Permite transferir a una tasa de velocidad del doble que la DDR2.

Adems el estndar DDR3 permite una capacidad de chips desde 512 MB hasta los 8 GB, permitiendo as un mdulo de memoria de hasta 16 GB. Con datos siendo transferidos en 64 bits por mdulo de memoria, DDR3 SDRAM permite una tasa de transferencia de: (tasa de reloj de memoria) 4 (por el multiplicador del reloj) 2 (por la tasa de datos) 64 (el nmero de bits transferidos) / 8 (nmero de bits/byte). Esto con una frecuencia de reloj de 100 MHz, le permite al DDR3 SDRAM dar una tasa de transferencia de 6400 MB/s. El sucesor de la DDR3 ser la DDR4, que se espera que se lance en 2012.

Memrias DDR 1.4.8 Etiqueta Los principales fabricantes de memorias etiquetan estas con sus caractersticas, pero en las memorias sin marca la cosa cambia y hay muchos que no ponen nada o solo ponen el tipo y la velocidad. En esta imagen podemos ver una memoria correctamente etiquetada, donde vemos que se trata de un mdulo de la marca Nanya, DDR, PC2100 (266Mhz) de 128Mb de capacidad, una latencia CAS 2 (CL2) y del tipo Umbuffered.

Memoria Ram correctamente etiquetada Otros fabricantes utilizan una serie de dgitos para indicar el tipo de memoria y caractersticas de esta, como es el caso de la informacin que suministra Kingston (en la imagen inferior).

Etiquetas de memorias Ram La latencia CAS es un dato importante, que puede estar identificado de varias formas (CL, C o solo un nmero). Hay un dato importante, pero fcil de saber, y se trata de si los chips de memoria estn en una sola cara del mdulo o en las dos.