Diseinu eta Simulazio Elektronikoa

2.a. Tema: Amplificacin de pequea seal con transistores BJT

Las seales de pequea amplitud y baja frecuencia permiten al BJT trabajar en la zona lineal. En estas condiciones, el modelo de parmetros hbridos se convierte en la mejor herramienta para analizar el funcionamiento del transistor BJT en pequea seal. De este modo, el comportamiento del transistor se puede describir mediante unas ecuaciones lineales y sencillas. el transistor se puede sustituir por un circuito equivalente compuesto por elementos lineales, lo cual permite utilizar las leyes comunes de la electrnica (Ohm, Kirchoff, Thevenin) para su resolucin.

2.a.1. Definicin de los parmetros hbridos

Para conseguir el modelo de pequea seal de un transistor BJT analizaremos el transistor como un cuadripolo, desarrollando las ecuaciones que relacionan las tensiones y corrientes de entrada y salida.

variables iI y vI, valores instantneos de entrada variables iS y vS, valores instantneos de salida las variables iS y vI son dependientes, mientras iI y vS son independientes vI = f1 (iI , vS ) iS = f 2 (iI , vS )

Diseinu eta Simulazio Elektronikoa Desarrollando estas funciones en serie de Taylor: v I = iS = v I iI iS i I i I +

vS = kte

v I v S iS v S

v S
iI = kte

i I +
vS = kte

v S
iI = kte

Las derivadas parciales son los incrementos de las variables y en pequea seal, dado que dichos incrementos son pequeos, coinciden con los valores instantneos: vI = iS = v I i I i S i I iI +
vS = kte

v I v S i S v S

vS
iI = kte

iI +
v S = kte

vS
iI = kte

Diseinu eta Simulazio Elektronikoa

Rescribiendo las ecuaciones de otra manera, el significado de los parmetros hbridos se entiende mucho mejor: vi = is = vi ii is ii ii +
vs = 0

vi vs is vs

vs
ii = 0

ii +
vs = 0

vs
ii =0

hi [] impedancia de entrada con la salida en cortocircuito.

hr [adimensional] ganancia inversa de tensin con entrada en circuito abierto.

hf [adimensional] ganancia de corriente con la salida cortocircuitada.

Diseinu eta Simulazio Elektronikoa

ho [-1] conductancia de salida con la entrada en circuito abierto. v I = hi i I + hr v S iS = h f i I + ho v S Estas ecuaciones permiten dibujar el circuito equivalente de pequea seal del BJT.

2.a.2. Circuito equivalente del BJT para pequea seal

Dependiendo del electrodo comn, cambiarn los subndices de las corrientes, tensiones y parmetros hbridos. El circuito equivalente de pequea seal es el mismo en un PNP que en NPN.

2.a.2.1. Emisor comn

vbe = hie ib + hre vce ic = h fe ib + hoe vce
ib vbe ib vbe ic vce ic vce ib ic

vbe

vce

Diseinu eta Simulazio Elektronikoa

2.a.2.2. Colector comn

vbc = hic ib + hrc vec ie = h fc ib + hoc vec
ib vbc ie vec ib ie

ib vbc

ie vec

vbc

vec

2.a.2.3. Base comn

veb = hib ie + hrb vcb ic = h fb ie + hob vcb

ie veb ie veb

ic vcb ic vcb

ie

ic

veb

vcb

2.a.3. Valores tpicos de los parmetros hbridos

En la siguiente tabla se muestran los valores tpicos de los parmetros hbridos, siendo Q[|IC|=1.3mA, |VCE|=5V], Ta=25C eta fS=1Khz. EK KK BK hi 2.1 K 2.1 K 20 hr 10-4 1 ~10-4 hf 100 -101 -0.99 ho 10-2 (K)-1 10-2 (K)-1 10-4 (K)-1

Diseinu eta Simulazio Elektronikoa hib es menor que en las otras dos configuraciones. hrb eta hre son muy pequeos (la salida apenas influye en la entrada). hfb es menor que uno. hfb eta hfc son negativos. hob es menor que en las otras dos configuraciones.

2.a.4. Criterios para simplificar el circuito equivalente

Para lograr un circuito equivalente ms sencillo, aplicaremos dos simplificaciones: Despreciar hr en el circuito de entrada. Es decir, despreciamos el la influencia que la salida pueda tener en la entrada. Si ho*Rl0.1, despreciamos ho en el circuito de salida.

2.a.5. Relacin entre las distintas configuraciones

Los fabricantes de transistores slo facilitan los parmetros hbridos en emisor comn. Por esta razn, nos conviene conocer la relacin que tienen colector y base comn con emisor comn. NOTA: cuando no se conozcan los parmetros hbridos de emisor comn, se utilizarn las siguientes equivalencias: hie = VT V = T h fe I BQ I CQ h fe = hoe = I CQ VA

Diseinu eta Simulazio Elektronikoa

2.a.5.1. Circuito equivalente de colector comn con parmetros de emisor comn

2.a.5.2. Parmetros hbridos de colector comn en funcin de los de emisor comn

Diseinu eta Simulazio Elektronikoa

2.a.5.3. Circuito equivalente de base comn con parmetros de emisor comn

2.a.5.4. Parmetros hbridos de base comn en funcin de los de emisor comn

Diseinu eta Simulazio Elektronikoa I i = ( I b + h fe I b + I hoe ) Ib = I hoe = Ii = hib = Vib I ib Vi hie

Vi = hoe Vi 1 hoe

h + 1 + hie hoe Vi V + h fe i + hoe Vi = fe Vi hie hie hie =

Vob = 0

hie h 1 = ie h h fe + 1 + hie hoe h fe + 1 1 + ie hoe h fe + 1 h fe + 1 + hie hoe hie Vi

Ii =

h fe + hie hoe Vi I i = h fe I b + I hoe = h fe Vi h hoe Vi = hie ie h h 1 + ie oe h + h h h h fe I h fb = ob = fe ie oe = fe I ib V = 0 h fe + 1 + hie hoe h fe + 1 1 + hie hoe ob h fe + 1

Diseinu eta Simulazio Elektronikoa Ib = Io Vo + Io = h fe I b = Vo hoe h fe I o 1 + hie hoe hoe 1 hie + hoe

I o (1 + hie hoe ) = Vo hoe h fe I o Io = hob = I ob Vob =

I ib =0

hoe Vo h fe + 1 + hie hoe 1 h h 1 + ie oe h fe + 1

hoe h = oe h fe + 1 + hie hoe h fe + 1

V I CQ VT = hie hoe = T h fe h fe I V V CQ A A h h V ie oe = T h fe VA hie hoe h fe + 1

h fe >>1

VT VA

VT << 1 VA hib = h fe hie h h fb = h fb = oe h fe + 1 h fe + 1 h fe + 1

2.a.5. Anlisis de las diferentes configuraciones

10

Diseinu eta Simulazio Elektronikoa

Anlisis de las distintas configuraciones teniendo en cuenta todas las simplificaciones. h fe RL hie

v =

i = h fe Ro =

Ri = hie

v =

Ri = hie + ( h fe + 1) RE

hie + ( h fe + 1) RE

h fe RL

i = h fe Ro =

v =

hie + ( h fe + 1) RL

(h

fe

+ 1) RL

i = h fe + 1 Ro = hie + RS h fe + 1

Ri = hie + ( h fe + 1) RL

v =

h fe RL hie hie h fe + 1

i =

h fe h fe + 1

Ri =

Ro =

2.a.6. Criterios para elegir la configuracin adecuada

11

Diseinu eta Simulazio Elektronikoa i 99 -0.99 -100 v -452 469 0.99 Ri Ro 2.1 K 147 K 20 4.88 M 920 K 30

E.K. B.K. K.K.

Cuando se requiera amplificar tensin, no se pueden utilizar las configuraciones de KK (v1) y BK (Ri), siendo la de EK la ms adecuada. A la hora de elegir la etapa de entrada, en ocasiones es ms importante la resistencia de entrada que la ganancia de tensin. o Para lograr una resistencia de entrada grande, utilizaremos KK. o Para lograr una resistencia de entrada pequea, utilizaremos BK. A la hora de elegir la etapa de salida, el criterio ms importante la resistencia de salida. o Para lograr una resistencia de entrada grande, utilizaremos BK. o Para lograr una resistencia de entrada pequea, utilizaremos KK.

2.a.7. Variaciones de los parmetros hbridos

Los parmetros hbridos de un transistor varan con la temperatura y el punto de trabajo. Los fabricantes proporcionan las curvas de variacin de los parmetros hbridos en emisor comn para una temperatura y punto de trabajo dados.

Ejemplo: cuando T=25C, el transistor tiene hie=10K, siendo Q [IC=1mA; VCE=5v]. Calcular hie a T=100C cuando Q [IC=20mA; VCE=5v]. hie [ I c = 20mA] = 0.2 hie [ I c = 20mA] = 0.2 hie [ I c = 1mA] = 0.2 10 = 2 K hie [ I c = 1mA] hie [T j = 100 C ] hie [T j = 25 C ]

T = 25 C Ic = 20 mA Vce = 5 v

1.8 hie [T j = 100 C ] = 1.8 hie [T j = 25 C ] = 1.8 2 = 3.6 K

T =100 C Ic = 20 mA Vce = 5 v

12

Diseinu eta Simulazio Elektronikoa

2.b. Tema: Amplificacin de pequea seal con transistores FET

Las seales de pequea amplitud y baja frecuencia permiten al FET trabajar en la zona lineal. En estas condiciones, el modelo de parmetros hbridos se convierte en la mejor herramienta para analizar el funcionamiento del transistor en alterna. De este modo, el comportamiento del transistor se puede describir mediante unas ecuaciones lineales y sencillas. el transistor se puede sustituir por un circuito equivalente compuesto por elementos lineales, lo cual permite utilizar las leyes comunes de la electrnica (Ohm, Kirchoff, Thevenin) para su resolucin. Para conseguir el modelo de pequea seal de un transistor FET analizaremos el transistor como un cuadripolo, desarrollando las ecuaciones que relacionan las tensiones y corrientes de entrada y salida.

iG=0 vGS

iD

FET

vDS

tensin Vgs, tensin instantnea de entrada. variables Id eta Vds, valores instantneos de salida. la variable Id aldagaia es dependiente, mientras Vgs eta Vds son independientes. iD = f (vGS , vDS ) Desarrollando esta funcin en serie de Taylor: i i iD = D vGS + D vDS iGS vDS = kte vDS vGS = kte Las derivadas parciales son los incrementos de las variables y en pequea seal, dado que dichos incrementos son pequeos, coinciden con los valores instantneos:

i i id = d v gs + d vds v gs vds = 0 vds v gs = 0

1 id = g m v gs + vds rd

gm [-1] TRANSCONDUCTANCIA o corriente de salida con respecto a la tensin de entrada con la salida en cortocircuito. 13

Diseinu eta Simulazio Elektronikoa

gm =

2 I DQ I DS VT

1/rd [-1] conductancia de salida cuando no hay seal a la entrada. o rd [] RESISTENCIA DE DRENADOR. Estas ecuaciones permiten dibujar el circuito equivalente de pequea seal del FET.

2.b.2. Anlisis de las diferentes configuraciones

A la hora de analizar las distintas configuraciones supondremos que r d >> RL, por lo tanto, podemos despreciar rd. v = g m RL Ri = i =

Ro =

v =

g m RL 1 + g m RL Ro =

i = 1 gm

Ri =

14

Diseinu eta Simulazio Elektronikoa

2.b.3. Variacin de los parmetros

Los parmetros gm eta rd varan con la temperatura y el punto de trabajo del transistor.

gm

rd

Ta

15