ELECTRNICA ANALGICA INGENIERA EN ELECTRNICA CONVOCATORIA DE SEPTIEMBRE DE 2012

4 de Septiembre de 2012
NOMBRE: APELLIDOS:
M
P1 P2 P3

NIF/NIE:
d se d ri e a
P4

PUNTUACIONES

lum no

m p

sd

de a

Se necesita construir una fuente de corriente para calcular la regulacin de carga de una fuente de tensin de 5 V1 . En primera instancia, se construye una fuente de corriente con un par de transistores 2N2222A, tpicos NPNs discretos, con una resistencia variable y una fuente de alimentacin conocida (Fig. 1). El dispositivo funciona bien si la corriente de salida es baja pero, cuando se prueba la fuente con una salida de 10 mA, se observa que la corriente de salida empieza a crecer lentamente y que, al cabo de unos segundos, salta bruscamente a 300 mA.

uso

id

Pa ra

rs

iv

1. Qu puede haber ocurrido para que se produzca este comportamiento aparentemente tan extrao? Pista: Quizs, nos enfrentemos a un problema trmico. 2. Cmo solucionaras este problema?

PROBLEMA 2 (3 puntos)
Finalmente, se desestim el diseo anterior y se decidi construir un sumidero de corriente como el de Fig. 2. Suponiendo que la tensin de referencia VREF = 1,8 V es constante, que el amplicador
1 Este
parmetro, conocido tambin como load regulation no es sino el descenso de la tensin de salida de un regulador de tensin por unidad de corriente de salida,

tt

:/

.u

PROBLEMA 1 (2 puntos)
o C

VOU T IOU T .

.e

lu te

el

Total

Electrnica Analgica

Ingeniera Electrnica - Plan 02

operacional tiene una ganancia en lazo abierto de valor AD = 105 , una tensin de oset a la entrada de valor VOS = 3 mV y que el transistor tiene una ganancia en corriente de valor hF E = hf e = 100 y una tensin Early de valor VAF = 50 V , determinar: 1. La corriente de salida en funcin de la resistencia variable R. 2. La impedancia de salida del sumidero de corriente. 3. Ambos parmetros con R = 1 k .

PROBLEMA 4 (2.5 puntos)

Determine la relacin existente entre la entrada y la salida en el circuito de Fig. 4. Suponga Z1 = Z2 = Z3 = R, qu ocurre cuando Z4 0? y si Z4 ? Haciendo uso de un comparador y un NMOS, disee un recticador de precisin que haga VOU T = |VIN |.

tt

En el circuito de Fig. 3, se utiliza un transistor NMOS con VT H = 0,8 V , k = 0,2 mA/V 2 , con dimensiones W = 10 m y L = 5 m, una resistencia de 7,5 k y una nica alimentacin de 12 V . En el nudo de entrada, se aplica una tensin de valor VIN = VIN,Q + v sin ( t). Determine el valor de VQ para que VOU T,Q = 6 V con el transistor est en saturacin. Suponiendo que v << VIN,Q , determine la componente alterna de la salida suponiendo que no se abandona la zona de saturacin e incida en la aparicin de armnicos de la frecuencia fundamental. Recuerde que sin2 (x) = 0,5 [1 cos (2x)].

lum no

m p

sd

de a

uso

id

Pa ra

rs

iv

:/

Convocatoria Septiembre 2012

.u

.e

lu te

el

PROBLEMA 3 (2.5 puntos)

se

Figura 1

Figura 2

Figura 3

ri

Figura 4

Electrnica Analgica

Ingeniera Electrnica - Plan 02

PROBLEMA 1
Se necesita construir una fuente de corriente para calcular la regulacin de carga de una fuente de tensin de 5 V2 . En primera instancia, se construye una fuente de corriente con un par de transistores 2N2222A, tpicos NPNs discretos, con una resistencia variable y una fuente de alimentacin conocida (Fig. 1). El dispositivo funciona bien si la corriente de salida es baja pero, cuando se prueba la fuente con una salida de 10 mA, se observa que la corriente de salida empieza a crecer lentamente y que, al cabo de unos segundos, salta bruscamente a 300 mA. 1. Qu puede haber ocurrido para que se produzca este comportamiento aparentemente tan extrao? Pista: Quizs, nos enfrentemos a un problema trmico. 2. Cmo solucionaras este problema?
d

lum no

m p

sd

de a

Este problema le ocurri en la realidad al propio profesor en un experimento de laboratorio. Todo es, en realidad, un problema trmico. Cuando la corriente de salida es de 10 mA, la potencia disipada en el primer transistor es W1 = 10 mA0,7 V = 7 W pues VCE 1 = VBE 1 0,7 V . En cambio, en el segundo, al ser la tensin colector-emisor mucho ms alta, la potencia disipada es W2 = 10 mA5 V = 50 W . En otras palabras, el segundo transistor se calienta mucho ms que el primero y se rompe la premisa inicial de un espejo de corriente: que los transistores sean idnticos pues IS 1 = IS 2 y VT 1 = VT 2 . Qu ocurre a continuacin? Recordemos que

uso

id

Pa ra

rs

iv

VCC VBE = IE 1 + IB 2 = IS 1 exp R

tt

:/

.u

.e

lu te

el

VBE VT 1 VBE VT 2

se

IS 2 exp 1 + hF E 2 VBE VT 2

ri

VBE VT 2

y que
IOU T =
2 Este

hF E 2 IS 2 exp 1 + hF E 2

IS 2 exp

parmetro, conocido tambin como load regulation no es sino el descenso de la tensin de salida de un

regulador de tensin por unidad de corriente de salida,

VOU T IOU T .

Convocatoria Septiembre 2012

Electrnica Analgica

Ingeniera Electrnica - Plan 02

Es bien sabido que, en una unin PN, la cada de tensin en directa est determinada por IS y por VT . Ambos parmetros ejercen un efecto opuesto en este parmetro pero, sin embargo, en la prctica se sabe que predomina el efecto de IS . Inicialmente, todo funciona de manera correcta ya que IS 1 = IS 2 . Sin embargo, a medida que BE aumenta la temperatura, IS 2 tambin lo hace. Ocurre que, como el producto IS 1 exp V + VT 1
IS 2 exp 1+hF E 2 VBE VT 2

VCC VBE R

cte, el crecimiento de IS 2 (que no es contrarrestado por la

As, con la corriente de referencia de aproximadamente 10 mA y una ganancia de 100, la tensin de salida sera del orden de 1 A. En realidad, se obtuvo un valor menor por distintos motivos: Resistencias parsitas que no se han tomado en cuenta, fugas a travs del primer transistor, efectos de alta inyeccin, etc. Para evitar este problema, bastara, por ejemplo, con aadir sendas resistencias de emisor a cada transistor. As, al aumentar la corriente de base en el transistor 1, el aumento de la corriente de emisor forzara una disminucin de VBE 2 . Otra posible solucin sera, simplemente, utilizar transistores NMOS en lugar de NPN. En este caso, no hay riesgo de que el transistor 2 le arrebate la corriente al 1 y, adems, el calentamiento del transistor 2 conlleva la disminucin de la movilidad y, por tanto, una disminucin de la corriente de drenador que implica un enfriamiento del transistor. En otras palabras, se acaba alcanzando un estado estable.

lum no

m p

sd

de a

uso

id

Pa ra

rs

iv

tt

:/

Convocatoria Septiembre 2012

.u

.e

lu te

el

se

IOU T = hF E

VCC VBE R

ri

BE disminucin de exp V ) conlleva la disminucin de VBE para compensar el aumento de aquel VT 2 parmetro. Esto hace que la corriente IE 1 se haga cada vez menor y, en consecuencia, que IB 2 crezca. Pero si crece IB 2 , el proceso vuelve a empezar de modo que este parmetro sigue creciendo a expensas de IE 1 . Cmo termina esto? Simplemente, cuando la tensin VBE sea tan baja que el transistor 1 pase a corte y que toda la corriente proveniente de R acabe en la base del transistor 2. En este caso, la corriente de salida ser del orden de

Electrnica Analgica

Ingeniera Electrnica - Plan 02

PROBLEMA 2
Finalmente, se desestim el diseo anterior y se decidi construir un sumidero de corriente como el de Fig. 2. Suponiendo que la tensin de referencia VREF = 1,8 V es constante, que el amplicador operacional tiene una ganancia en lazo abierto de valor AD = 105 , una tensin de oset a la entrada de valor VOS = 3 mV y que el transistor tiene una ganancia en corriente de valor hF E = hf e = 100 y una tensin Early de valor VAF = 50 V , determinar: 1. La corriente de salida en funcin de la resistencia variable R. 2. La impedancia de salida del sumidero de corriente. 3. Ambos parmetros con R = 1 k .

lum no

m p

sd

de a

Pa ra

iv

tt

Por tanto, la corriente que circula a travs de la resistencia R es:

U p

:/

Dado que la ganancia en lazo abierto del amplicador operacional es muy elevada, podemos suponer que V+ + VOS V 0 V = V+ + VOS = VREF + VOS
d

uso

id

rs

IR =

Despreciando los efectos de la corriente de polarizacin de la entrada del amplicador, esta corriente es exactamente la corriente que proviene del emisor del transistor. Por tanto:
IOU T = IC = hF E hF E hF E VREF + VOS IE = IR = hF E + 1 hF E + 1 hF E + 1 R

785 Sustituyendo cada trmino por su valor, se obtiene un resultado de IOU T = 1,R , con resultado en miliamperios si R se expresa en k. El clculo de la resistencia en pequea seal se realiza obteniendo el equivalente en pequea seal del circuito y determinando la resistencia Thvenin equivalente vista desde el terminal de salida. El circuito siguiente muestra el resultado de esta simplicacin:

Convocatoria Septiembre 2012

V VREF + VOS = R R

.u

.e

lu te

el

se

ri

Electrnica Analgica

Ingeniera Electrnica - Plan 02

En este circuito, el transistor se ha reemplazado por su equivalente en p. s. en emisor comn y se ha excitado la salida con una fuente de corriente IX . Mencin especial merece el amplicador operacional, que obliga a la tensin de emisor, VE , a seguir a una tensin constante, VREF . Es fcil ver que la relacin entrada-salida es:
VOP = AD (V+ V ) = AD (VREF VE ) vop = AD ve

ib =

lum no

m p

sd

uso

id

rs

Este sistema de ecuaciones puede resolverse fcilmente. Si combinamos la primera ecuacin y la tercera:

de a

.u

.e

iv

IX = R1 ve ib = ve R1 +
e U tt p :/ n

AD + 1 hie
IX

IX + ib = R1 ve

lu te

el

IX = hf e ib + hoe (VX ve )

se

AD + 1 AD ve ve = ve hie hie
d e

pues la tensin de referencia es constante. En este circuito, hay tres magnitudes desconocidas, VX , ib y ve . Necesitamos tres ecuaciones que pueden ser las siguientes:
a d ri d

Pa ra

ve
ie R// Ah D +1

ve =

R//

hie AD + 1

hie IX AD + 1

Ya que el valor de la ganancia en lazo abierto es extremadamente alto. Por otra parte:
ib = AD + 1 AD + 1 hie ve IX = IX hie hie AD + 1

y, nalmente, despejando VX de la tercera ecuacin:

1 1 VX = ve + h oe IX hf e hoe ib

hie 1 1 IX + h oe IX + hf e hoe IX = AD + 1

hie 1 1 1 + h IX h oe + hf e hoe oe (1 + hf e ) IX AD + 1

Convocatoria Septiembre 2012

Electrnica Analgica

Ingeniera Electrnica - Plan 02

En consecuencia, la impedancia de salida de la fuente es, simplemente,

ZO = ZT H = VX 1 h oe (1 + hf e ) IX

A pesar de ser un circuito de la familia de los cascode activos, no hay mejoras sustanciales respecto al cascode normal. La causa ltima de esto es que la impedancia de entrada del transistor bipolar no es innita, como ocurre en los transistores MOS. Completemos el problema. Como el valor de hoe es perfectamente conocido:
1 ZO = h oe (1 + hf e ) =

VAF VAF (1 + hf e ) = (1 + hf e ) = IC IOU T (1 + hf e )2 VAF R = 2829R hf e VREF + VOS

ri d

VAF
hF E VREF +VOS hF E +1 R

(1 + hf e ) =

lum no

m p

sd

de a

uso

id

Pa ra

rs

iv

tt

:/

Convocatoria Septiembre 2012

.u

.e

lu te

el

se

As, por ejemplo, con una resistencia de 1 k, se obtendra una corriente de salida de 1.785 mA y una impedancia de salida de 2.83 M.
d

Electrnica Analgica

Ingeniera Electrnica - Plan 02

PROBLEMA 3
En el circuito de Fig. 3, se utiliza un transistor NMOS con VT H = 0,8 V , k = 0,2 mA/V 2 , con dimensiones W = 10 m y L = 5 m, una resistencia de 7,5 k y una nica alimentacin de 12 V . En el nudo de entrada, se aplica una tensin de valor VIN = VIN,Q + v sin ( t). Determine el valor de VQ para que VOU T,Q = 6 V con el transistor est en saturacin. Suponiendo que v << VIN,Q , determine la componente alterna de la salida suponiendo que no se abandona la zona de saturacin e incida en la aparicin de armnicos de la frecuencia fundamental. Recuerde que sin2 (x) = 0,5 [1 cos (2x)].

lum no

m p

sd

Al suponer que el transistor est en saturacin, la corriente que lo atraviesa es:

m C

ID =

de a

1 W 1 10 m mA k (VGS VT H )2 = 0,2 2 (VIN 0,8)2 = 0,2 (VIN 0,8)2 mA 2 L 2 5 m V

o d

Pa ra

iv

Por tanto, la tensin de entrada en el punto de operacin debe ser:

0,2 (VIN 0,8)2 = 0,8 VIN 0,8 = 2 VIN = 2 + 0,8 = 2,8 V

tt

ID =

:/

12 6 VCC VOU T,Q = = 0,8 mA R 7,5k

Ocurre que la tensin de salida en el punto de operacin debe ser 6 V. Por tanto, podemos utilizar esto para calcular la corriente de drenador:

uso

id

rs

.u

.e

lu te

el

se

Evidentemente, la nica solucin aceptable es VIN = 2,8 V pues la otra solucin implica que el transistor est en zona de corte (VGS = 1,2 < 0,8 V ). Por otra parte, no viene mal comprobar que VDS = 6 > VGS VT H = 2,8 0,8 = 2 V y que, por tanto, no estamos en zona lineal. En la segunda parte del problema, se cumple que VIN = 2,8 + v sin ( t) . Si suponemos que no se abandona saturacin:
ID = 0,2 (VIN 0,8)2 = 0,2 (2,8 + v sin ( t) 0,8)2 = 0,2 (2 + v sin ( t))2

Convocatoria Septiembre 2012

2 + 0,8 = 1,2

ri

Electrnica Analgica Operando con esta ecuacin, se llega a la siguiente expresin:

Ingeniera Electrnica - Plan 02

ID = 0,8 + 0,8v sin ( t) + 0,2 (v )2 sin2 ( t)2

1 Recordemos, por otra parte, que sin2 (x) = 2 (1 cos (2x)) con lo que la expresin anterior se puede convertir en:

1 ID = 0,8 + 0,8v sin ( t) + 0,2 (v )2 (1 cos (2 t)) 2

que se reorganiza como:

ID = 0,8 + 0,1 (v )2 + 0,8v sin ( t) 0,1 (v )2 cos (2 t)

Sin embargo, no se nos pregunta por la corriente de drenador sino por la tensin de salida. Como:
d

VOU T = VCC RID = 12 7,5

0,8 + 0,1 (v )2 + 0,8v sin ( t) 0,1 (v )2 cos (2 t) =

e M a

Pa ra

rs

iv

Sin embargo, el modelo en pequea seal, bastante simplicado, pierde matices y no puede predecir la aparicin de distorsin.

tt

1 W 10 mA vout (2,8V 0,8V ) 7,5k = 6 = gm R = 2 k (VGS VT H ) R = 0,2 vin 2 L 5 V

U p :/ n

Convocatoria Septiembre 2012

Podemos ver que aparece una ligera desviacin respecto al punto de operacin y, sobre todo, una componente con el doble del armnico fundamental, desfasado 90 y cuyo valor es proporcional al cuadrado de la amplitud. El trmino lineal, que es proporcional a sin ( t), se podra haber obtenido a partir del modelo en pequea seal del transistor pues no es difcil comprobar que, en pequea seal, la ganancia es:

lum no

m p

sd

de a

uso

id

.u

.e

lu te

el

se

= 6 0.75 (v )2 6v sin ( t) 0.75 (v )2 cos (2 t)

ri

Electrnica Analgica

Ingeniera Electrnica - Plan 02

PROBLEMA 4
Determine la relacin existente entre la entrada y la salida en el circuito de Fig. 4. Suponga Z1 = Z2 = Z3 = R, qu ocurre cuando Z4 0? y si Z4 ? Haciendo uso de un comparador y un NMOS, disee un recticador de precisin que haga VOU T = |VIN |.

Es fcil comprobar que, en este circuito,

se d

lum no

m p

y que, por otro lado,

sd

de a

uso

Pa ra

iv

que es la expresin buscada en la primera parte del ejercicio. Supongamos ahora que las tres primeras impedancias tienen un valor nico, R. En este caso, la expresin anterior se acaba convirtiendo en:
VOU T = 2R 1 VIN R + Z4

que converge a VOU T = VIN si Z4 0 and VOU T = VIN si Z4 . Esto permite la construccin sencilla de un recticador de precisin con un simple NMOS, cuya resistencia equivalente puede hacerse innita cuando est en zona de corte, o prcticamente nula en zona lineal (En este caso, la resistencia equivalente 2 (VGS VT ) debe ser mucho menor que R). Conseguir esto es muy sencillo, utilizando un simple comparador que active un NMOS cuando

tt

VOU T =

Z1 + Z2 Z3 Z2 VIN VIN = Z1 Z3 + Z4 Z1
p

:/

Como el amplicador operacional est en zona lineal, VA = VB y, por tanto, la expresin anterior se reduce a:
rs w e w

id

.u

VB VOU T Z1 + Z2 Z2 VIN VB = VOU T = VB VIN Z1 Z2 Z1 Z1

o c m C

.e

lu te

el

VIN VA VA Z3 = VA = VIN Z3 Z4 Z3 + Z4

Z3 Z1 + Z2 Z2 Z1 Z3 + Z4 Z1

ri

VIN

Convocatoria Septiembre 2012

10

Electrnica Analgica

Ingeniera Electrnica - Plan 02

la tensin de entrada sea positiva y lo corte cuando sea negativa. La siguiente gura muestra un ejemplo de construccin.

lum no

m p

sd

de a

uso

id

Pa ra

rs

iv

tt

:/

Convocatoria Septiembre 2012

.u

.e

lu te

el

se

La tensin de puerta del transistor puede ser VCC . Para que el transistor pueda estar en zona de corte, es imprescindible que VIN > VCC VT H .
d e

ri

11